高速デジタル
HSD回路設計の基礎を学ぶ
現代エレクトロニクスの複雑性に対応する
構想からシミュレーション、エミュレーション、コンプライアンスに至るまで、ホリスティックな設計アプローチを用いて高速デジタル設計を成功させるための4つの考慮事項を発見してください。
PCIe® 6.0で導入された新機能と、シミュレーションからプロトコル・テストまでのエンドツーエンド・ソリューションの主な利点について学びます。
標準化団体JEDECがDDR5に至るまでにたどった技術的な道のり、およびDDR5以降に進むために必要なその他の考慮事項についてレビューします。
USB4テクノロジー、アーキテクチャ、マルチレベルシグナリングについて詳しくご覧ください。
チップレットとは何ですか？また、なぜ注目すべきなのでしょうか？
チップレットが、再利用およびカスタマイズ可能なモジュラーコンポーネントのオープンエコシステムをどのように実現するかをご覧ください。
注目のコース
規格に関する設計コースをご覧ください。
メモリチャネルのプリレイアウトおよびポストレイアウトモデルの重要性と、それらを用いて構築および設計する方法について学びます。
エンド・ツー・エンドのワークフローを使用して、アイパターン測定を行う方法をご覧ください。
高速デジタル・インターフェースの最適化
高速デジタル・インターフェイスをシミュレーションする新しいスキルを習得し、シグナル・インテグリティを向上させる設計上の選択肢を検討する。
DDR5の新たな課題に迅速に対応し、DDR5向けの新しい設計からテストまでのワークフローを構築するための戦略を学びます。
LPDDRおよびDDR5を含む、いくつかのメモリ規格のコンプライアンス・テストとデザインの探求をご案内します。
統合された設計自動化および解析 ソフトウェアにより、DDR5信号 の反射損失を低減するための知識を習得できます。
ダイナミック・アクセス・ランダム・メモリ (DRAM) ドライバーおよびレシーバー向けのJEDEC IBIS AMIモデルの作成と使用方法を学びましょう。
USB4テクノロジー、信号劣化、チャネル性能、TP3コンプライアンスポイント、およびマルチレベルシグナリングについて確認します。
シグナルインテグリティに関するコースを探す
設計におけるシグナルインテグリティを最適化する3つの方法と、予期せぬ差動インピーダンス、SDD11、SDD21を修正する方法を発見してください。
シグナル・インテグリティに影響を与えるメカニズムをご案内し、設計のトラブルシューティングのための実践的なヒントを学びます。
シグナルインテグリティの問題を特定する方法を学び、デジタルチャネルのアイを開くのに役立つテクニックを入手しましょう。
パワーインテグリティに関するコースを探す
伝導電磁干渉（CEMI）、規格、およびシミュレーションの設定と実行方法について学びます。
EMシミュレーターを使用して、適切なコンデンサを選択し、電源ノイズを抑えた配電のために配置を最適化する。
次世代の低電圧、大電流パワーデリバリ設計の課題解決に最適なエンドツーエンドのワークフローの活用方法をご紹介します。
フラットインピーダンス設計と電源レール上のリンギングの根本原因を特定するための包括的なパワーインテグリティワークフローを発見してください。
デジタルツインを適用して設計をシミュレートし、高度なオシロスコープを使用してパワー・インテグリティ信号を測定します。
HSD: 詳細を見る
厳選された高度なトピックで、シグナルインテグリティとパワーインテグリティについてさらに深く掘り下げて学びましょう。
関連するユースケース
-
![]()
詳細はこちら
任意波形によるDUTの刺激方法
高度なベンチトップ波形・関数発生器を使用して、DUT（被測定対象）向けのリアルな刺激信号を生成し、任意波形の編集、再生、自動化を効率的に行います。
詳細はこちら
-
![]()
詳細はこちら
3.2Tパスファインディング向け448 Gb/s PAM信号の生成方法
超高速AWGを使用して448 Gb/sのPAM信号を生成し、サンプリングオシロスコープを用いてその実現可能性を検証し、次世代の電気・光インターコネクト技術の開拓に役立てる。
詳細はこちら
-
![]()
詳細はこちら
3.2T技術の道筋探求に向けた448 Gb/s PAM信号の解析方法
サンプリングオシロスコープを使用して448 Gb/sのPAM信号を解析し、次世代3.2Tインターコネクトのシグナルインテグリティ、アイパターン閉鎖、ジッタ、およびマージンを定量的に評価する。
詳細はこちら
高速デジタル に関するさらなる知見と厳選されたリソースに飛び込もう
