- 概要
- すべてのモデル
- サポート
50GEから800GEまでのイーサネット検証に対応する自動化対応システム
キーサイトのマルチレートテストシステムは、コンパクトでラボに適したフットプリントで、50GEから800GEまでの高性能かつレーン精度の高いイーサネット検証を提供します。パルス振幅変調（PAM4）BER解析、リアルタイムFEC解析、およびレイヤー1から2のトラフィック生成を組み合わせることで、これらのシステムは、再配線や手動でのレーン再マッピングなしに、複数の速度とインターフェースにわたるテストを可能にします。マルチレートプラットフォームは、研究開発および生産テストエンジニアがデバッグを加速し、シリコン、トランシーバー、ケーブル/リタイマーの性能を検証し、オシロスコープベースのコンプライアンススイートと組み合わせることで、標準規格への準拠を含むマルチレーン相互運用性を確保するのに役立ちます。必要なポート数、インターフェース速度、インターフェースタイプに応じてモデルを選択してください。人気のある構成のいずれかについて、今すぐ見積もりをご依頼ください。選択でお困りですか？以下のリソースをご覧ください。
マルチスピードポートの柔軟性
100GEから800GEまでのOSFP800、QSFP-DD、および同軸相互接続インターフェースをサポートし、再構成は不要です。
リアルタイムFEC解析
シンボルエラー密度、バースト許容度、レーンマージンを用いてRS-544 (KP4) FEC性能を監視し、弱いリンクやリタイマーの問題を迅速に特定します。
強化されたBERTデバッグ
物理的なFECハードウェアなしで、FEC対応のビットエラー分布を使用して、正確なエラー可視化とレシーバーおよびケーブルデバッグの高速化を実現します。
ラボ用計測器の統合
キーサイトのベンチトップ オシロスコープと統合することで、PAM4アイ、ジッタ解析、および共通トリガを介した同期コンプライアンス試験を実現します。
-
Ports
2 ～ 4
-
Interface speed modes
800G, 400G
-
インタフェース
QSFP-DD, OSFP800
-
Protocol support
Ethernet
人気の構成
A400GE-QDD 4ポート レイヤ1 BERT QSFP-DD テストシステム
G800GE-02 2ポート OSFPテストシステム
G800GE-01 QSFP-DD同軸テストシステム
サービスとサポート
厳選されたサポートプランと、優先的な対応および迅速なターンアラウンドタイムにより、迅速なイノベーションを実現します。
予測可能なリースベースのサブスクリプションとフルライフサイクル管理ソリューションにより、ビジネス目標をより迅速に達成できます。
KeysightCareのサブスクライバーとして、コミットされた技術サポートなど、より質の高いサービスをご体験ください。
テストシステムが仕様どおりに動作し、ローカルおよびグローバルな標準に準拠していることを保証します。
社内での講師主導トレーニングやeラーニングにより、迅速に測定を実施できます。
キーサイトのソフトウェアをダウンロードするか、最新バージョンにアップデートしてください。
よくあるご質問
マルチスピードイーサネットテストプラットフォームは、エンジニアが50GE、100GE、200GE、400GE、および800GEインターフェースを単一のコンパクトなテストシステムで検証することを可能にします。この統合されたアプローチにより、複数のスタンドアロンテスターや繰り返しの再構成の必要がなくなり、セットアップ時間と設備投資の両方を削減します。PAM4シグナリングとマルチレーン相互運用性のサポートにより、これらのシステムはシリコンの立ち上げ、相互運用性テスト、およびIEEE 802.3標準への準拠を効率化します。マルチレートテストは、ハイパースケールデータセンター、AIインターコネクト、およびクラウドインフラストラクチャにおいて特に価値があります。これらの環境では、ネットワーク要素が混合展開で異なる速度で動作することがよくあります。再ケーブリングやレーンリマッピングなしでフルスピード検証を可能にすることで、マルチスピードプラットフォームは一貫したパフォーマンスを保証し、次世代イーサネット展開への準備を加速します。
リアルタイムFEC解析は、高速イーサネットテスト中にシンボルおよびレーンレベルでのエラー動作に関する継続的な洞察を提供します。シンボルエラー密度、バーストエラー耐性、レーンマージンなどのRS-544 (KP4) FECパラメータを監視することで、エンジニアは従来のBER（ビットエラーレート）テストでは見落とされがちな弱点、リタイマーの不安定性、または限界的な光パスを特定できます。リアルタイムの可視性により、発生する問題の早期検出が可能になり、より迅速な根本原因特定をサポートし、ストレス下でのFECアルゴリズムの有効性を検証します。スイッチ、ルーター、AIアクセラレータの相互接続にとって、正確なFEC診断は超低パケットエラーレートを達成し、信頼性の高い高スループット動作を確保するために不可欠です。
コードワードトリガとキャプチャ、BERT推論FECシミュレーションなどのイーサネットデバッグ機能は、物理的なFECハードウェアを必要とせずに、エンジニアがエラーイベントを分析できるようにします。コードワードベースのトリガは、過渡的または断続的な障害の正確な捕捉を可能にし、推論FECシミュレーションは、複雑なエラーシーケンスをデコードして、ライブネットワークで修正されたかどうかを判断するのに役立ちます。これらの機能は、微妙なレーン固有の障害が断続的な障害を引き起こす可能性があるシリコン検証、リタイマ特性評価、およびPHYの立ち上げにおいて特に重要です。強化されたエラー特定機能は、デバッグサイクルを短縮し、市場投入までの時間を削減し、マルチレーン高速リンクが厳格な性能仕様を満たすことを保証します。
PAM4ベースのイーサネット信号は、ノイズ、ジッタ、クロストークに非常に敏感です。マルチレート・イーサネット・テスト・プラットフォームと高性能ベンチトップ・オシロスコープを統合することで、エンジニアは詳細なPAM4アイダイアグラム解析、ジッタ分解、信号品質検証を、レイヤー1～2プロトコルおよびFECテストと並行して実行できます。計測器間の共有トリガリングにより、トラフィック生成と物理層測定が同期され、障害の原因と影響の両方を明らかにする相関デバッグワークフローが可能になります。この統合は、自動コンプライアンス・テスト、マージン解析、およびIEEEおよびOIF-CEI仕様に対する検証もサポートしており、これはハイパースケール・データセンター、AIファブリック、およびキャリアグレード・ネットワークにおける信頼性の高い性能を確保するために不可欠です。