W2303EP Verilog-A 元件

W2303EP Verilog-A 元件包含：

• 支援 ADS 業界標準 Verilog-A 模型開發，其運算速度與收斂性可媲美內建 ADS 模型
• Verilog-A 模型可於 ADS 時域、頻域與波封域系統及電路模擬器中進行模擬和最佳化，並可完整存取強大的內部收斂演算法
• 模型的程式碼簡短，行數至少為 C 語言的十分之一
• 只需進行一次模型開發，即可靈活運用在所有 Verilog A 相容模擬器中，並可轉移、配備到您的各種設計套件中
• 可從是德科技 IC-CAP 元件建模環境量測萃取 Verilog-A 模型參數

Verilog-A 元件是來自高頻混合信號電子設計自動化（EDA）技術與創新領導者：Keysight EEsof EDA 的類比特性建模與模擬環境。它和先進設計系統（ADS）完美整合，提供獨家設計模擬平台，可支援高頻和高速應用中的 IC、封裝和電路板協同設計。ADS 完美地整合系統、電路、全 3D 電磁模擬與是德科技測試儀器，讓您能夠反覆執行一次到位的電子設計流程。

Verilog-A 元件於 ADS 中以業界標準 Verilog-A 語言進行類比特性建模，適合涵蓋電晶體到 MEM 的各種應用。Verilog-A 模型針對速度進行編譯，可以 ADS 中的任何時域、頻域或波封域系統和電路模擬器進行模擬與最佳化。使用者自定模型採用標準 Verilog-A 公式架構於 ADS 中進行智慧化編譯，由於運用內建 ADS 模型中快速穩定的收斂演算法，因此毋需了解各種模擬器獨有的特殊公式和行為方程式，即可進行收斂。提供新款內建 ADS 模型完整且寶貴的 Verilog-A 原始碼程式庫，可加速新模型開發並有效自訂底層模型公式。您可在自訂 Verilog-A 模型中，使用自是德科技強大積體電路特性化及分析程式（IC-CAP ，進行參數萃取及元件建模的軟體環境，亦可控制儀器與探針台）萃取到的參數。