Pre-Silicon SCA 검사 소프트웨어

설계 수명 주기의 초기 단계에 사이드 채널 보안 통합

Inspector SC2 프리실리콘 사이드 채널 분석(Pre-Silicon Side-Channel Analysis)을 통해 하드웨어 보안, 설계, 검증 팀은 실리콘 제조 전에 사이드 채널 누설을 감지, 국소화 및 완화할 수 있습니다. 이 솔루션은 시뮬레이션 활동 데이터를 사용하여 RTL, 합성된 넷리스트 및 게이트 레벨 설계를 분석함으로써, 변경을 구현하기 더 쉽고 비용이 적게 드는 개발 중에 잠재적인 보안 취약점에 대한 가시성을 제공합니다.

제조된 장치에 누설이 존재함을 드러낼 수 있는 기존의 포스트 실리콘 테스트와 달리, 프리실리콘 분석은 팀이 어떤 신호가 누설되는지, 얼마나 누설되는지, 누설이 언제 발생하는지, 그리고 설계 내 어디에서 기인하는지 파악할 수 있도록 지원합니다. 이러한 통찰력을 통해 엔지니어는 단순한 감지를 넘어 근본 원인 분석에 집중할 수 있으며, 이를 통해 대응책을 평가하고, 설계 대안을 비교하며, 완화 작업의 우선순위를 더 쉽게 지정할 수 있습니다.

Inspector SC2는 시뮬레이션 테스트 벡터와 VCD(Value Change Dump) 파일을 사용하여 기존 설계 및 검증 워크플로에 보안 검증을 통합합니다. 개발 주기의 초기 단계에서 취약성을 식별함으로써, 팀은 테이프아웃 전에 설계의 보안에 대한 확신을 높이는 동시에 실리콘 제작 후 수정에 드는 비용과 위험을 줄일 수 있습니다.

초기 단계에서 누설 식별

실리콘이 제조되기 전 설계 및 검증 단계에서 잠재적인 부채널 누설을 감지합니다.

근본 원인 파악

설계 동작과 신호 활동을 분석하여 누설이 어디서 시작되며 구현 전반에 걸쳐 어떻게 전파되는지 파악합니다.

실리콘 제작 후 리스크 감소

수정이 더 빠르고 비용이 적게 드는 개발 주기의 초기 단계에서 보안 취약점을 해결합니다.

설계 워크플로에 보안 통합

공통 분석 프레임워크를 통해 하드웨어 설계자, 검증 엔지니어, 보안 팀 간의 협업을 지원합니다.

제품 이미지
  • Applications

    Pre-silicon side-channel analysis, Leakage assessment, Semiconductor security evaluation, Secure chip design, Security validation, Certification preparation

  • Functionality

    EDA integration, Simulation analysis, Leakage assessment, Root cause analysis, RTL analysis, Netlist analysis, Place-and-route analysis, Security verification

  • Key Features

    Pre-silicon security evaluation; Integration with existing EDA workflows; Early vulnerability detection; Design-to-security feedback; Proven inspector methodologies; Reduced redesign risk; Secure-by-design development

  • License options

    Floating license, USB-based portable license

  • License types

    Perpetual, Subscription

자주 묻는 질문