검색 결과 페이지입니다. . 추천 검색 결과 보기:

Inspector SC2 사전 실리콘 측면 채널 분석

테이프아웃 전에 사이드채널 누출을 탐지, 위치 파악 및 완화하십시오. Inspector SC2 프리실리콘 사이드채널 분석(Pre-Silicon Side-Channel Analysis)을 통해 하드웨어 보안, 설계 및 검증 팀은 실리콘이 제조되기 전(프리실리콘)인 설계 단계 및 개발 과정에서 사이드채널 취약점을 식별할 수 있습니다. 기존의 포스트 실리콘 테스트는 제조된 디바이스에 누설이 존재하는지 여부를 확인할 수 있는 반면, Inspector SC2 프리실리콘 사이드 채널 분석은 설계 내에서 누설이 발생하는 위치를 파악할 수 있게 하여, 팀이 개발 라이프사이클의 초기 단계에서 근본 원인을 파악하고 완화 전략을 평가할 수 있도록 지원합니다. Inspector SC2 프리실리콘 사이드채널 분석은 테스트 벡터와 설계 활동 데이터를 활용하여 레지스터 전송 레벨(RTL), 합성된 넷리스트 및 게이트 레벨 설계를 분석함으로써, 어떤 신호가 누설되는지, 누설량은 어느 정도인지, 누설이 언제 발생하는지, 그리고 설계 내 어디에서 비롯되는지를 파악합니다. 이러한 가시성을 통해 팀은 대응 조치를 검증하고, 대체 설계를 비교하며, 제조 후 취약점을 발견할 때 발생하는 비용과 위험을 줄일 수 있습니다.

견적 준비 완료

포함된 내용과 키사이트의 사용 가능한 업그레이드 옵션을 확인하십시오.

하이라이트

Inspector SC2 Pre-Silicon Side-Channel Analysis는 반도체 팀이 설계 변경이 더 빠르고, 비용이 적게 들며, 구현하기 쉬운 테이프아웃 전에 측면 채널 누출을 감지하고 위치를 파악하는 데 도움을 줍니다.

기존 전자 설계 자동화(EDA) 워크플로우를 통해 생성된 테스트 벡터, VCD 활동 파일 및 선택적 전력 모델을 사용하여 인스펙터는 RTL, 합성된 넷리스트 및 게이트 레벨 설계를 분석하여 누설을 식별하고, 심각도를 측정하며, 책임 있는 신호 및 모듈을 정확히 찾아냅니다. 실행 가능한 근본 원인 분석을 제공함으로써, 팀은 대책을 검증하고, 구현 옵션을 비교하며, RTL, 합성된 넷리스트, 게이트 레벨 설계 전반의 누설을 비교하여 설계 흐름 중에 도입된 변경 사항을 식별할 수 있습니다.

  • 설계 변경이 여전히 실용적이고 비용 효율적인 시점인 테이프아웃 전(프리 실리콘)에 사이드 채널 누설을 감지합니다.
  • 개발 주기 초기에 취약점을 식별하여 기존 포스트 실리콘 테스트를 보완합니다.
  • 특정 신호, 게이트 및 모듈에 이르기까지 누설의 근본 원인을 자동으로 정확히 찾아냅니다.
  • 정량적 누설 메트릭을 사용하여 어떤 신호가 누설되는지, 얼마나 누설되는지, 언제 누설이 발생하는지 식별합니다.
  • 사이드 채널 대응책의 효과를 검증하고 대안 구현을 비교합니다.
  • 개발 흐름 전반에 걸쳐 RTL, 합성된 넷리스트 및 게이트 레벨 설계를 분석합니다.
  • 설계가 발전함에 따라 합성 및 최적화 중에 발생하는 누설을 감지합니다.
  • 지속적인 보안 검증 및 회귀 테스트를 지원합니다.
  • 보안 전문가뿐만 아니라 설계 및 검증 팀도 보안 문제를 식별하고 해결할 수 있도록 지원합니다.
  • 내부 워크플로우, 검토 및 인증 활동을 위해 Python 스크립트를 사용하여 사용자 정의 가능한 보고서 및 시각화를 생성합니다.
  • 제조 후 포스트 실리콘 테스트 노력, 인증 위험 및 비용이 많이 드는 재설계를 줄입니다.
  • 성능, 전력 및 면적 고려 사항과 함께 보안 절충안을 평가합니다.

서비스 및 지원