CXL 1.1 および 2.0 プロトコルの検証方法

PCIeプロトコルアナライザ
+ PCIeプロトコル・アナライザ

信頼性の高いCXLリンクの起動とコヒーレンス動作を確保する

Compute Express Link(CXL)1.1および2.0は、PCI Express(PCIe)の物理層を拡張し、ホスト、アクセラレータ、およびメモリデバイス間の低遅延かつキャッシュコヒーレントな通信をサポートします。 これらの初期の CXL 実装では、ポイントツーポイントおよびスイッチドトポロジー上で CXL.io、CXL.cache、および CXL.mem プロトコルが導入されており、PCIe とのソフトウェア互換性を維持しつつ、ヘテロジニアス・コンピューティング・システムにおけるメモリ拡張、アクセラレータの接続、およびリソース共有をサポートしています。

CXL 1.1 および 2.0 デバイスの検証には、リンクの初期化、LTSSM 遷移、プロトコルネゴシエーション、およびホストとエンドポイント間のコヒーレンシフローの実行が必要です。 エンジニアは、PCIeおよびCXLプロトコル層にわたるパケット交換を監視・相関分析し、起動時および通常動作時の順序規則、タイミング関係、および正しい動作を検証する必要があります。CXL 1.1および2.0仕様に基づくプロトコル違反、相互運用性の問題、およびコヒーレンシ障害を特定するには、詳細なデコード機能を備えた、時間同期された多層可視性が不可欠です。

CXL 1.1 および 2.0 プロトコル検証ソリューション

CXL 1.1 および 2.0 プロトコルの準拠性を検証するには、プロトコル・トラフィックをキャプチャして分析し、リンクの初期化、プロトコルのネゴシエーション、およびホストとデバイス間のコヒーレンシ動作が正しく行われていることを確認する必要があります。 キーサイトの CXL 1.1 および 2.0 プロトコル検証ソリューションは、高忠実度のプロトコルキャプチャと詳細な分析を組み合わせ、LTSSM の遷移を監視し、CXL.io、CXL.cache、および CXL.mem トランザクションをデコードし、PCIe および CXL プロトコル層にわたるイベントを相関させます。 プロトコル動作に対する時間同期された可視性と詳細なパケットレベルのデコードにより、エンジニアはプロトコル違反、タイミングの不一致、相互運用性の問題を特定でき、CXLベースのシステムのデバッグおよび検証ワークフローを加速させることができます。

PCIeおよびCXLプロトコル解析のデモを見る

CXLプロトコル検証ソリューションの製品をご覧ください

関連するユースケース

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか?