CXL 1.1 および 2.0 プロトコルの検証方法

ウェブ見積
PCIeプロトコルアナライザ
+ PCIeプロトコル・アナライザ
PCIeプロトコルアナライザ
+ PCIeプロトコル・アナライザ

信頼性の高いCXLリンクの立ち上げとコヒーレンシ動作を確保

Compute Express Link (CXL) 1.1および2.0は、PCI Express (PCIe) 物理層を拡張し、ホスト、アクセラレータ、メモリデバイス間での低遅延、キャッシュコヒーレントな通信をサポートします。これらの初期のCXL実装では、ポイントツーポイントおよびスイッチトトポロジー上でCXL.io、CXL.cache、CXL.memプロトコルが導入され、PCIeとのソフトウェア互換性を維持しながら、ヘテロジニアスコンピューティングシステムにおけるメモリ拡張、アクセラレータ接続、リソース共有をサポートします。

CXL 1.1および2.0デバイスの検証には、リンク初期化、LTSSMトランジション、プロトコルネゴシエーション、ホストとエンドポイント間のコヒーレンシフローの実行が必要です。エンジニアは、立ち上げ時と通常動作時における順序付けルール、タイミング関係、および正しい動作を検証するために、PCIeおよびCXLプロトコル層全体でパケット交換を観測し、相関させる必要があります。CXL 1.1および2.0仕様に照らしてプロトコル違反、相互運用性の問題、コヒーレンシの障害を特定するには、詳細なデコードを伴う時間同期された多層可視性が不可欠です。

CXL 1.1 および 2.0 プロトコル検証ソリューション

CXL 1.1および2.0プロトコル準拠の検証には、ホストとデバイス間の正しいリンク初期化、プロトコルネゴシエーション、コヒーレンシ動作を確認するために、プロトコルトラフィックをキャプチャして分析することが必要です。キーサイトのCXL 1.1および2.0プロトコル検証ソリューションは、高忠実度プロトコルキャプチャと詳細な分析を組み合わせ、LTSSMトランジションの監視、CXL.io、CXL.cache、CXL.memトランザクションのデコード、およびPCIeとCXLプロトコル層全体でのイベントの相関を行います。プロトコル動作の時間同期された可視性と詳細なパケットレベルデコードにより、エンジニアはプロトコル違反、タイミングの不一致、相互運用性の問題を特定でき、CXLベースシステムのデバッグおよび検証ワークフローを加速します。
ウェブ見積

PCIeおよびCXLプロトコル解析のデモを見る

CXLプロトコル検証ソリューションの製品を探す

リソースのご紹介

CXLコンプライアンスと相互運用性に関する関連リソース

関連するユースケース

CXL 3.0 プロトコル検証ソリューション

プロトコル解析およびデバッグツールを使用して、CXL 3.0の相互運用性、準拠状況、およびファブリックの動作を検証する。

詳細はこちら

PCIe® 5.0評価実施方法

ルートコンプレックスおよびエンドポイントの動作を検証し、リンクトレーニングやステートマシンの遷移を監視し、パケットトラフィックをキャプチャし、物理層、データリンク層、トランザクション層の動作を分析することで、PCIe 5.0プロトコルの検証を行います。PCIeプロトコルアナライザおよびPCIeプロトコルエクササイザを使用して、リンク条件を設定し、ネゴシエーションされた速度やレーン幅を確認し、再トレーニングやリンク品質の低下といった動作を特定し、PCIe 5.0のテスト中に発生するプロトコルエラーのデバッグを行います。

詳細はこちら

TDRインピーダンスの特性評価方法

サンプリングオシロスコープを用いて、高速相互接続におけるTDRインピーダンス、遅延、不連続、過剰リアクタンス、および誘電体効果を特性評価する。

詳細はこちら

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか？

お問い合わせ