Comment effectuer la validation des protocoles CXL 1.1 et 2.0

Obtenir un devis
Analyseur de protocole PCIe
+ Analyseur de protocole PCIe
Analyseur de protocole PCIe
+ Analyseur de protocole PCIe

Garantir la fiabilité de la mise en service de la liaison CXL et la cohérence du comportement

Les normes Compute Express Link (CXL) 1.1 et 2.0 étendent la couche physique PCI Express (PCIe) afin de prendre en charge une communication à faible latence et cohérente au niveau du cache entre les hôtes, les accélérateurs et les dispositifs de mémoire. Ces premières implémentations CXL introduisent les protocoles CXL.io, CXL.cache et CXL.mem sur des topologies point à point et commutées, prenant en charge l'extension de mémoire, la connexion d'accélérateurs et le partage de ressources dans des systèmes informatiques hétérogènes tout en conservant la compatibilité logicielle avec PCIe.

La validation des périphériques CXL 1.1 et 2.0 nécessite de tester l'initialisation de la liaison, les transitions LTSSM, la négociation de protocole et les flux de cohérence entre les hôtes et les terminaux. Les ingénieurs doivent observer et corréler les échanges de paquets entre les couches de protocole PCIe et CXL afin de vérifier les règles d'ordonnancement, les relations de synchronisation et le comportement correct lors de la mise en service et du fonctionnement normal. Une visibilité multicouche synchronisée dans le temps, associée à un décodage détaillé, est essentielle pour identifier les violations de protocole, les problèmes d'interopérabilité et les défaillances de cohérence par rapport aux spécifications CXL 1.1 et 2.0.

Solution de validation des protocoles CXL 1.1 et 2.0

La validation de la conformité aux protocoles CXL 1.1 et 2.0 nécessite la capture et l'analyse du trafic de protocole afin de vérifier la bonne initialisation de la liaison, la négociation du protocole et la cohérence du comportement entre les hôtes et les périphériques. La solution de validation des protocoles CXL 1.1 et 2.0 de Keysight combine une capture haute fidélité des protocoles avec une analyse approfondie pour surveiller les transitions LTSSM, décoder les transactions CXL.io, CXL.cache et CXL.mem, et corréler les événements entre les couches de protocole PCIe et CXL. Grâce à une visibilité synchronisée sur le comportement du protocole et à un décodage détaillé au niveau des paquets, les ingénieurs peuvent identifier les violations de protocole, les décalages de synchronisation et les problèmes d'interopérabilité, accélérant ainsi les workflows de débogage et de validation pour les systèmes basés sur CXL.
Obtenir un devis

Découvrez une démonstration de l'analyse des protocoles PCIe et CXL

Découvrez les produits de notre solution de validation du protocole CXL

Cas d'utilisation connexes

Solution de validation du protocole CXL 3.0

Vérifier l'interopérabilité, la conformité et le comportement de la structure CXL 3.0 à l'aide d'outils d'analyse et de débogage de protocole.

En savoir plus

Comment analyser l'intégrité du signal à l'aide de la géométrie de l'agencement ?

Pour obtenir des performances optimales dans les cartes de circuits imprimés (PCB) à grande vitesse, il faut vérifier la conformité de l'intégrité des signaux (SI) dans toutes les traces électriques. Découvrez comment utiliser la géométrie de la mise en page pour générer des mesures d'intégrité du signal afin de détecter les problèmes plus tôt et de réduire les cycles de vérification avec les spécialistes de l'intégrité du signal.

En savoir plus

Comment analyser l'intégrité du signal des circuits imprimés

L'analyse de l'intégrité des signaux dans la conception des cartes de circuits imprimés nécessite de s'attaquer au problème de la détection et du diagnostic de la diaphonie, de la gigue, du bruit vertical et du bruit de phase. Apprenez à analyser les diagrammes de l'œil en temps réel à l'aide d'un oscilloscope et d'un logiciel de simulation.

En savoir plus

contactez-nous logo

Contactez l'un de nos experts

Besoin d'aide pour trouver la solution qui vous convient ?

Nous contacter