非同期高速リンクシステムのIBIS-AMIモデリング | キーサイト
ホワイトペーパー
概要
高速シリアル・リンク・システムのIBIS-AMIモデリングは事実上の業界標準になっています。IBIS-AMIモデリング規格は、当初、NRZシグナリング向けの純粋なスルー・チャネル・モデリングから始まり、その後、クロストークアグレッサーの統合、リピーターを含むリンク、バックチャネルトランスミッター(TX)/レシーバー(RX)のイコライザー・トレーニング・プロセス、PAM4のモデリングへと拡張されました。
しかし、現在に至るまで、IBIS-AMIモデリングで取り扱えるのは同期システムのみです。すなわち、TXとRXは共通の基準クロックソースを共有しています。実際のアプリケーションでは非同期動作向けにデザインされているシステムが非常に多く、トランスミッターとレシーバーの基準クロックの間には特定の周波数オフセットが存在します。このようにTXとRXの間に周波数オフセットがある場合のクロック・データ・リカバリー(CDR)の動作は、標準的なIBIS-AMIシミュレーションでは検証できません。その結果、周波数オフセットの影響が正確に評価されずに、システム性能が無意識のうちに楽観的に見積もられるようになります。
この資料では、そのような非同期高速リンクシステムを既存のIBIS-AMIフレームワーク内でモデリングする手法を提案します。この手法により、タイム・ドメイン・シミュレーションで非同期条件下のCDRのダイナミクスを調査できるようになります。さらに、非同期リンク・システム・シミュレーションを実行する手順についても説明します。非同期の影響を捕捉するために必要な、既存のモデリング／シミュレーションの実施に対する拡張の詳細についても紹介します。提案手法によって非同期リンクの複数の例を解析したシミュレーション結果も掲載しています。基準クロック周波数のオフセットが存在するときのCDRの動作を示し、その際に生じるタイミング障害を測定します。周波数ppmオフセットに対するシステム耐性を、損失プロファイルの異なるチャネルについてさまざまなデータレートで調査します。最後に、非同期TX/RXクロックがリンクバジェットとシステム性能に及ぼす影響について説明します。