何をお探しですか？
GoldenGate 2012 -- 製品リリース
Highlights
GoldenGate 2012の主要デザイン解析機能のアップデート：
- 性能の強化：マルチコアCPUの性能の大幅な向上とスケーラビリティの向上を実現したキャリア解析機能により、RF性能の分野におけるKeysightのリーダシップが拡大しています。キャリア・ノイズ解析性能やSSNAノイズ解析機能も大幅に向上しています。
- 高速歩留まり因子解析：現実的な問題だけを最適化することにより、歩留まりの向上を実現します。RFIC設計フローのすべての段階で、デバイス、回路、ブロックの歩留まり因子を特定できます。DC解析、AC解析、発振器解析など、RFデザイナやアナログ／ミックスド・シグナル・デザイナ向けの新しい解析機能が追加されています。
- Fast Circuit Envelope解析：メモリ効果を含むモデルのRFICに基づいた信号源構成の幅広いサポートにより、RFファンクション・パス・シミュレーションが1桁以上高速化します。
- 搬送波解析に基づいた大信号の安定度：大信号ブラック・ボックス・ナイキスト／固有値安定性解析を用いて、Sパラメータ・ブロックを含む発振器や励振RF回路の安定性を解析できます。
- トランジェント・ノイズ解析： 非周期的なタイム・ドメイン・シミュレーションのノイズ解析が可能です。
- SystemVueとのコ・シミュレーション（Early Access プログラムに参加されている方が対象）：SystemVueへの高速エンベロープ・モデリングのエクスポートなど、SystemVue 2011.10とのコ・シミュレーションをサポートしています。
- 専用のアプリケーション：GoldenGateの水晶発振器の収束性を高めるオプションにより、水晶発振器のシミュレーションも短時間で実行できます。
GoldenGate 2012のデザイン検証機能の向上：
- Keysight Xパラメータ*のサポート：革新的なテクノロジーにより、RFデザイン検証機能が強化されています。
- 高速ミスマッチ解析：RFICデザインで日常的に行われるブロック／ファンクション・パスの検証を正確さを失わずに大幅に高速化できます。Cadence社のコーナ・ツールも新たにサポートしました。
- RFパッシブ・コンポーネント・ライブラリのアップデート：遅延定義伝送ライン、Philips-TU Delft標準ボンドワイヤ・モデル、ユーザ定義ボンドワイヤ・モデルが含まれるGoldenGateライブラリ用の更新済みadslibを使用して、RFパッケージおよびボードの影響を含めることにより、より多くのデザインをシミュレートできます。
ユーザビリティの向上：
- 新しい解析、環境、オプション、結果表示GUI：Cadence Analog Design Environment用のGoldenGateの新しいツリー型GUIやタブ化されたGUIにより、生産性が向上し、RF解析の構成や環境／オプション選択を容易に行えます。
すでにお使いのお客様向け：
- GoldenGate 2012.03のリリース・ノート（ログインが必要）
Description
GoldenGateは、高度に統合されたRF回路設計に対応する、最も信頼性の高いシミュレーション／検証／解析ソリューションです。GoldenGate独自のシミュレーション・アルゴリズムは、今日の複雑なRF回路設計の厳しい要求に対応するように最適化されているので、テープアウト前に完成したトランシーバの特性をフル評価することができます。GoldenGateは、KeysightのRFICシミュレーション／解析／検証ソリューションの1つで、この他にも、3次元プレーナ電磁界シミュレーション用のMomentum、システム・レベルの検証用のPtolemy無線テスト・ベンチ、高度なデータ解析用のADS（Advanced Design System）などがあります。このスイートは、独自の包括的なRFICデザイン・フローの一部として、RFシステム／サブシステム／コンポーネント・レベルのデザインおよび解析をリンクします。GoldenGateは、Cadence IC5およびIC6プラットフォームとのフルの互換性があります。
GoldenGate 2012は、高性能シリコン/CMOSテクノロジー・ノードにおけるRFICデザインのほぼすべての重要な側面に関する機能を強化しました。また、RFICの性能や歩留まりだけでなく、生産性向上のための、主要な解析／検証フローの機能を大幅に拡張します。
性能向上の方法
RFシミュレーションの性能を向上するためにさまざまな方法がありますが、KeysightではGoldenGate製品の寿命を通して性能とメモリを継続的に向上させています。各リリースではさまざまなシミュレーション手法の性能向上に焦点を置いていますが、全体的な目標は前進することです。GoldenGateは、ユーザが最も気にするRFシミュレーション性能を毎年2倍ずつ向上させてきました。この間に、RFICは65 nm以下のプロセス・テクノロジーに移行していますが、確度と互換性は維持したままです。このように、GoldenGate 2011は、最高の性能、堅牢性、信頼性を備えた複雑なRFIC用のRFデザイン／検証ソリューションの伝統に忠実です。
アナログ/RFデザイン向けの新しい高速ミスマッチ解析
プロセス中心のモンテカルロ解析は、回路性能への大規模または包括的な変動の影響の解析で重要な役割を果たしますが、ミスマッチ解析は一般的に、デバイス動作への小規模または局部的な影響を理解するために使用されます。ブロック・レベルの検証ではミスマッチ解析を各コーナで実行することが一般的なため、非常に多くのシミュレーション時間、計算リソース、シミュレータ・ライセンスが消費されます。Keysightの高速歩留まり／ミスマッチ解析テクノロジーは、もともとRFデザイン・フローのこの問題を解決するために開発されたもので、時間、ライセンス、ハードウェア稼働率に関してシミュレーション・コストを削減します。GoldenGate 2011により、このソリューションは、非RFや従来のアナログ解析にまで拡張されました。デザイン・チーム全体で、この優れたソリューションを利用できるようになりました。
『EDAの新機軸：高速ミスマッチ解析によるRFIC検証の実践的な方法』(英語)Webキャストをご覧ください。
高速なサーキット・エンベロープ解析
新しい無線規格が登場する度に、信号構造の複雑さおよび変調／帯域の互換性の要件が、必要な性能検証のタイプや範囲に反映されます。多くの場合、マルチトーン解析は回路の動作の捕捉には十分でなく、特定の効果を不正または不適切にモデル化することもあります。そのため、サーキット・エンベロープ解析は、変調信号によるRF回路の動作を理解するために有用な手法として登場しました。しかし、大規模なRFICでは、完全なファンクション・パス解析は、寄生成分が存在したりRF回路が必要な場合は、実用的ではありません。Keysightは、この問題に対処するために、高速なサーキット・エンベロープ手法を先駆けて使用し、シミュレーションで使用できるようにバンド内／バンド外のメモリ効果を含め、これらの回路の非線形動作を正確にモデル化し、解析を高速化しました。
『EDAの新機軸：RF回路におけるメモリ効果』(英語)Webキャストをご覧ください。
包括的な無線テスト・ベンチ
無線通信システムは、新しい規格が発表されるたびに複雑化し続けています。システム・エンジニアとRFICデザイナは、今まで以上に協力して、仕様に基づいた検証を行う必要があります。Keysightでは、複雑なRFICのシステムと回路の両方のレベルでの検証を高速化するために、通信システムやRF回路シミュレータの能力と、規格に準拠した無線検証用IPの包括的なライブラリを独自に活用しています。PtolemyとGoldenGateの間のリンクをベースにしたこのような取り組みにより、システム・エンジニアは自身の専門知識を活用して、RFICのデザイナがICレベルのデザインに適した方法で使用することができる無線検証用のテスト・ベンチ・ライブラリを構成／パッケージ化することができます。
『全2重LTEトランシーバにおける混変調の影響について』(英語)または『EDAの新機軸：RF回路におけるメモリ効果』(英語)Webキャストをご覧ください。
GoldenGateの評価版のご利用を希望される場合は、Keysight EDA担当営業までご相談ください。
別のバージョンの検索：他のGoldenGate製品バージョンの表示。
* 「Xパラメータ」は、Keysight Technologiesの商標です。Xパラメータのフォーマットおよび基礎となる式は、オープンで文書化されています。詳細については、こちらをクリックしてください。