¿Qué busca?
Memoria DDR y LPDDR
La IA de nueva generación plantea varios retos a la tecnología de memoria. El entrenamiento de modelos de IA requiere una memoria con un ancho de banda extremadamente alto; para las aplicaciones de inferencia se necesita una latencia de memoria baja. Una capacidad de memoria amplia y escalable es imprescindible para hacer frente al creciente tamaño de los modelos.
Keysight le ofrece soluciones de alta precisión y ultrarrápidas para cada etapa de su próximo diseño de doble velocidad de datos 5 (DDR5) y doble velocidad de datos 6 de bajo consumo (LPDDR6) para centros de datos, electrónica de consumo, automóviles y otros sistemas de memoria.
Soluciones DDR de diseño para pruebas
Una mayor velocidad de interconexión requiere una memoria más rápida. Cada nueva versión de los estándares DDR permite un acceso más rápido a los datos almacenados en la memoria. A medida que las velocidades de datos alcanzan los 6,4 GT/s con DDR5, usted se enfrenta a nuevos retos de diseño y validación. El diseño y la simulación de los sistemas de memoria DDR5 le ayudarán a descubrir problemas antes de que el silicio salga de la cinta y a garantizar una buena integridad de la señal de sus diseños. El software de diseño y simulación le permite optimizar sus diseños de transmisor, receptor y canal para obtener el mejor rendimiento y fiabilidad a la velocidad deseada. Podemos ayudarle a diseñar por adelantado para resolver los problemas de integridad de la señal, garantizar la eficiencia energética y mantenerse dentro de unos márgenes de error ajustados antes de la creación de prototipos.
Para garantizar la interoperabilidad de su transmisor DDR5 con otros dispositivos, es necesario que lo someta a pruebas de conformidad con las normas JEDEC. Cuando pruebe sus dispositivos DDR5, automatice la calibración, configuración, ejecución y documentación de sus pruebas de conformidad con hardware y software específicos. Lo ideal es utilizar un osciloscopio de gran ancho de banda (más de 25 GHz) con un elevado número efectivo de bits, sondas de gran ancho de banda diseñadas para minimizar los efectos sobre la señal medida y placas intercaladas para sondear lo más cerca posible del silicio. Todo ello combinado con software de configuración, ejecución, evaluación, automatización y generación de informes.
Garantizar la conformidad con la quinta generación de dispositivos de memoria de doble velocidad de datos (DDR5) exige la realización de una exhaustiva lista de pruebas de interoperabilidad establecidas por las especificaciones JEDEC. Las pruebas de conformidad del receptor de capa física implican la caracterización del receptor, la calibración de una señal de tensión mediante un osciloscopio de gran ancho de banda y pruebas del receptor del dispositivo con un comprobador de relación de bits erróneos.
La corrupción de datos es un síntoma frecuente durante la validación de diseños DDR5. La causa principal de la corrupción de datos puede ser difícil de determinar. Por lo general, los diseños presentan problemas funcionales o de integridad de la señal.
Cuando los sistemas de memoria DDR5 no se comportan según lo esperado, necesita soluciones de depuración funcional, análisis y validación del cumplimiento de protocolos que ofrezcan capacidades de captura de trazas y análisis. Podemos ofrecerle la información necesaria para comprender el comportamiento de su sistema y encontrar rápidamente la causa raíz de cualquier problema.
Soluciones LPDDR de diseño a prueba
Dados los requisitos de bajo consumo de los dispositivos móviles, los diseños LPDDR requieren una mayor eficiencia energética. Con la simulación, puede detectar problemas en sus diseños LPDDR de bajo voltaje antes de crear prototipos. Diseñe con el software PathWave de Keysight y obtenga información sobre la gestión del voltaje y la integridad de la señal, garantizando una sincronización precisa y una diafonía mínima a velocidades más altas. Los modelos IBIS-AMI avanzados tienen en cuenta la complejidad de las configuraciones LPDDR para garantizar un rendimiento sólido y la fiabilidad de su diseño.
La tecnología LPDDR6 permite un mayor ancho de banda para la transferencia de datos con una menor potencia. Un osciloscopio con suficiente ancho de banda y la máxima integridad de señal es obligatorio para las pruebas de transmisores. Para garantizar el cumplimiento de la norma JEDEC y minimizar el tiempo de prueba, Keysight ofrece las aplicaciones de automatización de pruebas más completas que trabajan mano a mano con los instrumentos de prueba de mayor velocidad de Keysight.
Las pruebas de los receptores LPDDR6 plantean importantes retos debido a las altas velocidades de transferencia de datos, que estrechan los márgenes y hacen más intrincados el trabajo de diseño y las pruebas. Las herramientas de prueba automatizadas, como los comprobadores de tasa de bits erróneos (BERT), los osciloscopios y el software de conformidad, son esenciales para afrontar estos retos en la capa física, garantizando un tiempo de prueba mínimo, mediciones precisas y el cumplimiento de las especificaciones JEDEC.
Las pruebas de interoperabilidad también son obligatorias a nivel de protocolo mientras aumentan las velocidades de datos LPDDR. Para garantizar la integridad de los datos, hay que centrarse en la temporización y la supervisión de eventos para capturar y analizar las señales con precisión. Además, la evaluación de la mejora del rendimiento a partir de la gestión de la formación y la actualización garantiza que el sistema funcione de forma fiable y eficiente. Keysight ofrece soluciones a medida para un análisis rápido y fiable del protocolo LPDDR para su diseño.
Recursos
¿Necesita ayuda o tiene alguna pregunta?