무엇을 찾고 있습니까?
- 개요 및 특징
- 구매 후 업그레이드
- 리소스
HIGHLIGHTS
- J-BERT M8020A의 데이터 속도를 최대 32Gb/s로, J-BERT N4903B 패턴 발생기의 속도를 28.4Gb/s로 확장
- 8tap까지 조정 가능한 포지티브 및 네거티브 디엠퍼시스 옵션
- 공통 모드 및 차동 모드를 위해 간섭을 내부 중첩
- J-BERT M8020A 및 N4903B에서 생성된 지터에 투명하게 유지
- 클록/2 지터 추가 가능
- 전기 유휴
- USB를 통해 J-BERT M8020A 및 N4903B 사용자 인터페이스에서 제어
최대 32.0Gb/s의 시리얼 인터페이스를 특성 분석하려는 R&D 및 테스트 엔지니어는 디엠퍼시스 옵션이 지원되는 M8061A 2:1 멀티플렉서를 사용하여 J-BERT M8020A 및 J-BERT N4903B 패턴 발생기의 속도를 확장할 수 있습니다. 가장 정확한 수신기 특성 분석 결과를 도출할 수 있도록, M8061A는 8 tap으로 확장 가능한 4개의 교정된 디엠퍼시스 tap, 내장된 레벨 간섭 중첩 기능, 클록/2 지터 주입을 지원합니다. M8061A는 USB를 통해 J-BERT M8020A 및 N4903B의 사용자 인터페이스에서 제어할 수 있는 2슬롯 AXIe 모듈입니다.
M8061A 어플리케이션 예제:
- 100GBASE-LR4, -SR4, -ER4, 32G 광섬유 채널 등 광 송수신기
- OIF CEI 등을 지원하는 SERDES 및 chip-to-chip 인터페이스
- 100GBASE-KR4, -CR4 등을 지원하는 백플레인, 케이블
- Thunderbolt 20G 및 액티브 광케이블
최대 8탭 송신기 디엠퍼시스 에뮬레이션
멀티 기가비트 시리얼 인터페이스는 흔히 송신기 디엠퍼시스를 이용해 PCB나 송신기와 수신기 포트 간 케이블로 인한 전기 신호의 품질 저하를 보상합니다. 사실적인 최악의 조건에서 수신기 포트를 특성 분석해야 하는 R&D 및 테스트 엔지니어는, 멀티 tap 디엠퍼시스 레벨을 조정할 수 있고 송신기 디엠퍼시스를 정확히 에뮬레이션할 수 있는 패턴 발생기를 필요로 합니다. 아래와 같이 J-BERT M8020A와 M8061A를 함께 사용할 수 있습니다.
이 설치 조합은 M8061A와 J-BERT M8020A를 이용해 32Gb/s까지 송신기 디엠퍼시스를 에뮬레이션하는 방법을 보여줍니다 . 32Gb/s에 이르는 BER 및 지터 허용오차 측정을 위해서는 N4877A CDR과 디멀티플렉서를 사용해야 합니다.
디엠퍼시스를 사용한 테스트 셋업 및 픽스처에 의해 유발된 신호 성능 저하 디임베드
특히 비트 속도가 20Gb/s를 초과하는 경우, 테스트 환경의 영향을 최소화하는 것은 해결하기 어려운 과제입니다. 케이블, 테스트 픽스처, 어댑터 등에 의해 유발된 신호 성능 저하를 디임베드하기 위해서는 디엠퍼시스 기법이 일반적으로 사용됩니다. M8061A는 32Gb/s까지 최대 8tap 디엠퍼시스를 제공하는 유일한 계측기로서, 매우 미세한 단계로 신호 성능 저하를 보상합니다.
