M8061A 2:1 多工器，配備 32 Gb/s 解加強選項

• 可將 J-BERT M8020A 和 J-BERT N4903B 碼型產生器的資料速率分別提高到 32Gb/s 和 28.4 Gb/s
• 可調整正向和反向解加強以支援多達 8 個網路分流器（tap）（選配功能）
• 適合共模和差模的內部干擾疊加
• 不影響 J-BERT M8020A 和 N4903B 產生的抖動
• 可添加時脈/2 抖動
• 電氣閒置
• 透過 USB 在 J-BERT M8020A 和 N4903B 操作介面上進行控制
   

研發和測試工程師在評估序列介面時，可使用配有解加強選項的 M8061A 2:1 多工器，將 J-BERT N4903B 碼型產生器的資料速率提高到 32.0 Gb/s。M8061A 提供 4 個已校驗的網路分流器（可擴充為 8 個）、內建的位準干擾疊加，及時脈/2 抖動注入，讓您獲得最精確的接收器特性分析結果。 M8061A 是 2 槽式 AXIe 模組，可透過 USB 在 J-BERT M8020A 和 N4903B 操作介面上進行控制。

Keysight M8061A 應用範例：

• 光收發器，例如 100GBASE-LR4、-SR4 和 -ER4、32G 光纖通道
• SERDES 和晶片間介面，例如 OIF CEI
• 背板、纜線，例如 100GBASE-KR4、-CR4
• Thunderbolt 20G 和主動式光纜

使用 8 個網路分流器來模擬發射器解加強

不少多 gigabit 串列介面均使用發射器解加強，以便補償使用（在發射器和接收器埠之間）印刷電路板或纜線傳輸電信號時引起的信號品質下降。 研發和測試工程師需使用碼型產生器和可調整的多 tap 解加強位準，在實際條件和最壞情況下量測接收器埠，以便精確地模擬發射器解加強。 M8061A 可與 J-BERT N8020A 結合使用，如下所示。

此配置顯示如何使用 M8061A 和 J-BERT M8020A，以 32 Gb/s 的速率進行發射器解加強模擬。對於速率高達 32Gb/s 的 BER 和抖動容限量測，必須使用 N4877A CDR 和解多工器。

利用解加強技術對測試配置和測試夾具所引起的信號品質下降進行解嵌入

顯著降低測試環境帶來的影響是一項艱巨的任務，特別是在位元速率超過 20 Gb/s 時。 為了對纜線、測試夾具、轉接器等引起的信號品質下降進行解嵌入，通常會使用解加強技術。 Keysight M8061A 是唯一具備 8 tap 解加強能力和 32 Gb/s 資料速率的儀器，能夠精確地補償信號品質下降。