Cómo mejorar la cobertura de las TIC con Boundary Scan

Sistema de pruebas Expert
+ Sistema de pruebas Expert

Ampliar la cobertura de las pruebas de placas de circuito impreso

Las pruebas en circuito (ICT) detectan defectos eléctricos, como cortocircuitos y roturas de circuito, mediante la exploración de puntos de prueba físicos en una placa de circuito impreso (PCB). Las pruebas de escaneo de límites, basadas en las normas IEEE 1149.x, permiten acceder a las interconexiones digitales y a los nodos internos de los circuitos integrados sin necesidad de sondas físicas. La combinación de estos métodos permite a los ingenieros de pruebas validar tanto los nodos accesibles como los inaccesibles en diseños complejos de PCB.

El proceso de prueba integrado requiere un entorno de fabricación capaz de coordinar la ejecución de las pruebas ICT y boundary-scan dentro de un sistema unificado. La configuración exige la integración entre el sistema ICT, la instrumentación boundary-scan, el software de secuenciación automatizada y el dispositivo sometido a prueba, con el fin de garantizar una ejecución sincronizada, una integridad de señal estable y una cobertura de fallos uniforme en conjuntos de placas de circuito impreso complejos.

Solución integrada de pruebas de conexión (ICT) con escaneo de límites

La integración de las pruebas de escaneo de límites en los procesos de prueba de fabricación requiere coordinar el sistema de pruebas en circuito, el analizador de escaneo de límites y el software de pruebas automatizadas para mejorar la cobertura de detección de fallos en los conjuntos de placas de circuito impreso. El sistema de pruebas en circuito en línea i7090 de Keysight integra el analizador de escaneo de límites x1149, la conectividad Dynamic Link Library (DLL) y el software Open Test Automation Platform (OpenTAP) para ejecutar rutinas de escaneo de límites y validar defectos eléctricos dentro de un entorno de pruebas de fabricación unificado.

El sistema permite al controlador de pruebas iniciar la ejecución del escaneo de límites y coordinar la comunicación entre el analizador de escaneo de límites y el dispositivo sometido a prueba. Esto garantiza que las rutinas de escaneo de límites se ejecuten junto con las pruebas en circuito dentro de un proceso de pruebas de fabricación sincronizado. Al integrar la secuenciación automatizada de pruebas, la validación de interconexiones digitales y las capacidades de programación en sistema, la solución mejora la cobertura de fallos, la resolución de diagnósticos, la repetibilidad y la eficiencia de las pruebas de fabricación para conjuntos complejos de placas de circuito impreso.

Véase el diagrama de bloques de la solución integrada de prueba de circuitos integrados (ICT) con escaneo de límites

Diagrama de bloques de una solución integrada de pruebas ICT con escaneo de límites

Descubre los productos de nuestra solución integrada de pruebas de circuitos integrados (ICT) con escaneo de límites

Casos prácticos relacionados

contacto logotipo

Póngase en contacto con uno de nuestros expertos

¿Necesita ayuda para encontrar la solución adecuada para usted?