- Visión general
- Todos los modelos
- Ayuda
Cobertura de pruebas no intrusivas para placas digitales complejas
Los analizadores de escaneo de límites de Keysight ofrecen capacidades avanzadas de prueba digital para placas de alta densidad, lo que permite aislar fallos con precisión sin necesidad de acceder físicamente con sondas. El sistema está diseñado para realizar pruebas estructurales eficientes y proporciona diagnósticos rápidos de interconexiones, cortocircuitos, circuitos abiertos y fallos persistentes en conjuntos digitales complejos. Con una integración perfecta en los sistemas de pruebas funcionales y en circuito, el escaneo de límites es compatible con las cadenas de escaneo basadas en JTAG. Permite el acceso a redes de difícil acceso, lo que reduce el tiempo de desarrollo de las pruebas y mejora la cobertura. Solicite hoy mismo un presupuesto para el analizador de escaneo de límites de Keysight. ¿Desea obtener más información sobre esta solución? Explore los recursos que se indican a continuación.
Acceder a redes de difícil acceso
Permite la cobertura de pruebas de pines ocultos o inaccesibles sin necesidad de sondas físicas, ideal para PCB densas y multicapa y componentes de paso fino.
Aislamiento rápido y preciso de fallos
Detecta y localiza rápidamente fallos de apertura, cortocircuitos y bloqueos a nivel de pines digitales, lo que reduce el tiempo de depuración y mejora el rendimiento.
Integración perfecta
Se integra fácilmente en sistemas de pruebas funcionales y en circuito para ampliar la cobertura sin añadir complejidad ni aumentar el tiempo de prueba.
Pruebas estructurales no intrusivas
Realiza diagnósticos estructurales a través de puertos de acceso de prueba estándar (TAP), lo que elimina la necesidad de realizar sondeos intrusivos o utilizar instrumentos de hardware adicionales.
-
System width
120 mm
-
CET ports
1
-
Tap IO ports
4
-
Remote test configurability
Yes
Configuración típica
x1149 Analizador de barrido de límites
- Cómo mejora Boundary Scan las pruebas de placas de servidor
- Mejora del análisis de cobertura de pruebas con escaneo de límites
- Cómo integrar Boundary Scan en un comprobador en circuito
Servicios y asistencia
Innovar rápidamente con planes de asistencia personalizados y tiempos de respuesta y resolución priorizados.
Obtenga suscripciones predecibles basadas en arrendamiento y soluciones completas de gestión del ciclo de vida, para que pueda alcanzar sus objetivos empresariales más rápidamente.
Disfrute de un servicio superior como suscriptor de KeysightCare y obtenga una respuesta técnica comprometida y mucho más.
Asegúrese de que su sistema de pruebas funcione según las especificaciones y cumpla con las normas locales y globales.
Realice mediciones rápidamente con formación interna impartida por instructores y aprendizaje electrónico.
Descargue el software de Keysight o actualice su software a la versión más reciente.
Preguntas más frecuentes
El análisis de escaneo de límites consiste en probar las interconexiones de las placas de circuito impreso (PCB) sin utilizar sondas de prueba físicas. Aprovecha el estándar IEEE 1149.1 (JTAG) para acceder y controlar directamente los estados de los pines desde la cadena de escaneo integrada en los dispositivos compatibles. Esta técnica es especialmente valiosa para las PCB modernas con componentes de alta densidad y acceso físico limitado. En lugar de sondear los pines, el escaneo de límites manipula las señales digitales internamente, detectando aperturas, cortocircuitos y otros fallos estructurales. Es una herramienta poderosa para la validación de prototipos en etapas tempranas, la puesta en marcha de placas y las pruebas de producción.
Además, los analizadores de escaneo de límites admiten la programación en el sistema de memorias flash y FPGA, lo que reduce la necesidad de estaciones de programación independientes. El escaneo de límites se utiliza ampliamente porque permite realizar pruebas y depuración eficientes de diseños de placas complejos, especialmente cuando los métodos de prueba tradicionales son limitados debido a las tendencias de miniaturización y empaquetado de componentes.
Las pruebas tradicionales en circuito requieren contacto físico con numerosos puntos de prueba en la placa de circuito impreso (PCB) utilizando probadores de cama de clavos o sistemas de sonda voladora. A medida que las placas se vuelven más compactas y con más capas, llegar a estos puntos de prueba se vuelve cada vez más difícil y costoso. El escaneo de límites elimina gran parte de esta dependencia al proporcionar acceso virtual a través de componentes habilitados para escaneo, lo que reduce drásticamente el número de sondas de prueba necesarias y la complejidad de los accesorios. Esto da lugar a accesorios de prueba más pequeños y menos costosos, y a tiempos de configuración más rápidos.
Al haber menos interfaces mecánicas que mantener y calibrar, los costes de mantenimiento continuo también disminuyen. Dado que muchas pruebas se pueden reutilizar o actualizar mediante software, las modificaciones para las nuevas revisiones de placas son más manejables y rentables. Este enfoque permite a los fabricantes adaptarse rápidamente a los cambios de diseño o a las actualizaciones de los planes de prueba sin incurrir en gastos adicionales de rediseño de los accesorios, lo que convierte al escaneo de límites en una solución altamente escalable y rentable tanto para entornos de producción de bajo volumen como de alto volumen.
Sí. Aunque el escaneo de límites se utiliza habitualmente para detectar circuitos abiertos y cortocircuitos entre líneas de señales digitales, sus capacidades se amplían cuando se integra en una estrategia de prueba más amplia. Por ejemplo, puede identificar componentes que faltan o que están colocados incorrectamente verificando el comportamiento lógico esperado de un circuito. También ayuda a detectar fallos por bloqueo y problemas específicos de integridad de la señal, especialmente en buses de comunicación digital.
Cuando se utiliza con herramientas avanzadas o se combina con métodos de prueba funcionales, el análisis de exploración de límites puede proporcionar información de diagnóstico para dispositivos específicos como memorias, puertas lógicas y dispositivos programables. También puede verificar la orientación y la conectividad de los dispositivos a través de los pines de alimentación y tierra en determinadas condiciones. Aunque no pretende sustituir todas las formas de prueba eléctrica (como las pruebas analógicas o la verificación funcional compleja), el análisis de exploración de límites mejora significativamente la cobertura de fallos en áreas de difícil acceso. Complementa otras estrategias para mejorar la fiabilidad general de las pruebas a nivel de placa.
Los analizadores de escaneo de límites son muy adecuados para la programación en el sistema (ISP), ya que pueden acceder directamente a dispositivos como microcontroladores, FPGA y memorias flash a través de sus puertos JTAG o interfaces de escaneo de límites. Esto permite programar los dispositivos después de soldarlos a la placa, lo que reduce la complejidad logística y elimina la necesidad de componentes preprogramados. La flexibilidad de la programación en el sistema permite realizar cambios en el firmware o en los datos de configuración en una fase avanzada del ciclo de producción o incluso durante las actualizaciones sobre el terreno. También facilita los flujos de fabricación automatizados al integrar los pasos de programación en las secuencias de prueba, lo que reduce el tiempo de manipulación por parte del operador.
El ISP mediante escaneo de límites es especialmente valioso en entornos en los que se fabrican múltiples variantes de productos o cuando se requieren cambios frecuentes de firmware. Minimiza el riesgo de inventario y garantiza que siempre se programe el firmware más reciente durante la prueba final o la puesta en marcha de la placa, lo que mejora la eficiencia y simplifica el control de versiones en todo el proceso de fabricación.
Sí. Los analizadores de escaneo de límites son muy eficaces para la producción de gran volumen, especialmente cuando la velocidad, la repetibilidad y la automatización son esenciales. Su naturaleza basada en software permite una fácil integración con equipos de prueba automatizados y sistemas de ejecución de fabricación (MES). Una vez desarrollado un plan de prueba, se puede reutilizar en múltiples unidades con una intervención manual mínima. Las pruebas de escaneo de límites suelen ser rápidas, se ejecutan en segundos y no requieren fijaciones complejas ni sondeos manuales, lo que las hace ideales para entornos de rendimiento rápido.
La precisión diagnóstica del escáner de límites garantiza que los fallos se puedan identificar rápidamente, lo que reduce el tiempo dedicado a la reelaboración y mejora el rendimiento. Los analizadores de escaneo de límites también admiten el registro y el análisis de fallos en tiempo real, lo que es cada vez más crucial para las iniciativas de la Industria 4.0. Para los fabricantes a gran escala que buscan optimizar los costes, la calidad y la eficiencia, los analizadores de escaneo de límites son una solución probada que se adapta bien desde la validación de prototipos hasta la producción en masa.