N4903B BERT serial de alta performance J-BERT até 7 Gb/s e 12,5 Gb/s com tolerância total a jitter

• Gerador de padrões e detector de erros com taxas de dados de 150 Mb/s a 7 Gb/s ou a 12,5 Gb/s. Opção para gerador de padrões com taxa de dados estendida até 14,2 Gb/s
• Injeção de jitter integrada, compatível e calibrada >0,5: RJ, RJ-LF, RJ-HF, PJ1, PJ2, SJ, BUJ, ISI, interferência sinusoidal, triangular e arbitrária, SSC e SSC residual
• Sinais com desempenho e sensibilidade excelentes
• Recuperação de dados de clock integrada com largura de banda de loop sintonizável e compatível
• Clock com meia taxa e ciclo de trabalho variável para dispositivos com encaminhamento de clock
• Mede BER, varredura de BERT, TJ com separação RJ/DJ, diagrama de olho, máscara de olho, contorno BER, tolerância a jitter automatizada, captura de padrões, taxa de erros de frame (FER), ou taxa de erros de símbolo (SER) de fluxos de dados codificados e retemporizados
• Duas saídas de dados ajustáveis com PRBS e padrões independentes com sequenciador de padrões com 120 blocos
• Todas as opções do N4903A podem ser atualizadas
   

BERT serial de alta performance J-BERT N4903B proporciona testes completos de tolerância a jitter para a nova geração de designs de clock embarcados.

É a escolha ideal para times de P&D e de validação que caracterizam e fazem testes de estresse em chips e transceptores com portas seriais de E/S até 7 Gb/s, 12,5Gb/s ou 14,2 Gb/s. Ele pode caracterizar a tolerância a jitter do receptor e foi projetado para atestar a conformidade com os padrões mais populares de barramentos seriais, como:

• PCI Express® See Measurement Solution Example: PCIe 3.0 Receiver Test
• SATA/SAS
• DisplayPort
• USB SuperSpeed
• Fibre Channel
• QPI
•  
• Barramentos de memória, como fully-buffered DIMM2
• Backplanes, como CEI
• 10 GbE/ XAUI
• XFP/XFI, SFP+

Tela de configuração de jitter do J-BERT N4903B	Caracterização automatizada de tolerância a jitter
Rápida varredura de diagrama de olho e teste	máscara com separação RJ/DJ

Principais benefícios do J-BERT N4903B:

Caracterização precisa é obtida com sinais claros do gerador de padrões, o qual apresenta baixíssimo jitter e tempos de transição extremamente rápidos. A fonte de jitter integrada e calibrada permite testes acurados de tolerância a jitter de receptores.

A configuração de teste é bastante simplificada porque o J-BERT N4903B foi desenvolvido para casar com padrões de barramentos com E/S diferenciais, níveis de tensão variáveis na maioria das saídas, jitter e ISI integrados, sequenciador de padrões, saídas de clock de referência, CDR sintonizável, captura de padrões e modo de recuperação de bits para analisar padrões sem clock e não determinísticos. Análise de SER/FER permite testes de tolerância a jitter de dispositivos usando loopback retemporizado. Uma segunda saída de dados com memória de padrões independente e PRBS pode ser usada como canal agressor para testes de diafonia, ou ao adicionar canais externos, para testes de tempo de OOB ou emulação de sinais com 3 canais ou deênfase de sinais.

A execução mais rápida de testes é possível com testes de tolerância a jitter e medições de jitter total automatizados.

O BERT N4903B é um investimento em longo prazo que é configurado para os requisitos de teste e orçamento atuais, mas com para atualizações, e que pode ser modernizado futuramente quando suas necessidades mudarem.

Premiações do J-BERT: a liderança de tecnologia do J-BERT foi honrada pelos nossos consumidores e públicas técnicas de respeito com várias premiações. Leia mais

PCIe é uma marca comercial e PCI Express é uma marca registrada da PCI-SIG.