Aktivieren Sie Javascript und Browser-Cookies, um die Funktionen und die Leistung der Website zu verbessern.

Live chatten

Kontakt

Willkommen

Sie sind unterzeichnet als:

Mein Profil
Abmelden

Bitte bestätigen

Bestätigen Sie Ihr Land, um auf relevante Preise, Sonderangebote, Veranstaltungen und Kontaktinformationen.

Beginnen Sie Ihr Angebot mit der Auswahl eines Produkts Konfiguration auswählen

Analyse der Signalintegrität anhand der Layout-Geometrie

Angebot

Anwendungshinweis anzeigen

+ Software zur Überprüfung der elektrischen Leistung

Identifizierung von Signalintegritätsproblemen durch elektrischen Leistungsscan

Um Spitzenleistungen bei Hochgeschwindigkeits-Leiterplatten (PCB) zu erzielen, muss die Einhaltung der Signalintegrität (SI) in allen elektrischen Leiterbahnen mit verschiedenen Leistungsspezifikationen überprüft werden. Entwicklungsingenieure sollten eine schnelle Analyse der Signalintegrität durchführen, um Probleme in einem früheren Stadium des Schaltungsentwurfs- und Layoutprozesses zu erkennen. Dadurch wird das Risiko minimiert und die Produktivität des Leiterplattenentwurfs maximiert.

Um die Erstellung von PCB-Prototypen zu beschleunigen, können Designer Layoutgeometrie- und Simulationssoftware verwenden. Diese Software simuliert die Leistung eines Designs und generiert SI-Metriken wie Leiterbahnimpedanz und -verzögerung, Rückfluss- und Einfügedämpfung, S-Parameter-Analyse und Impedanz-Zeitbereichsreflektometrie (TDR). Die Entwickler benötigen auch eine Automatisierung von Routinetests und eine Analyseautomatisierung, um die verschiedenen Revisionen von Simulationen und Ergebnissen zu dokumentieren.

Lösung zur Überprüfung der Signalintegrität der elektrischen Leistung

Die Überprüfung der elektrischen Konformität von Leiterplatten erfordert SI-Leistungsmetriken aus verschiedenen Betriebsmodi. Die Keysight Signalintegritätslösung EP-Scan (Electrical Performance Scan) erzeugt automatische Berichte für Leiterbahnimpedanz und -verzögerung, Rückfluss- und Einfügedämpfung, S-Parameter-Analyse und TDR. Sie ermöglicht eine schnelle Simulation mehrerer Netze unter Verwendung von Layout-Geometriedateien, so dass Designer und Hardware-Ingenieure die SI-Leistung bereits in einem frühen Stadium des Design-Workflows bestätigen können.

Angebot