Cómo analizar la integridad de la señal utilizando la geometría del diseño
Identificación de problemas de integridad de la señal mediante un escáner de rendimiento eléctrico
Conseguir el máximo rendimiento en las placas de circuito impreso (PCB) de alta velocidad requiere verificar la conformidad de la integridad de la señal (SI) en todas las trazas eléctricas con diversas especificaciones de rendimiento. Los ingenieros de diseño deben realizar un análisis rápido de la integridad de la señal para identificar los problemas en una fase más temprana del proceso de diseño y disposición del circuito. De este modo se minimizan los riesgos y se maximiza la productividad del diseño de PCB.
Para acelerar la creación de prototipos de PCB, los diseñadores pueden utilizar software de simulación y geometría de diseños. Este software simula el rendimiento de un diseño y genera métricas SI como impedancia y retardo de trazado, pérdida de retorno e inserción, análisis de parámetros S y reflectometría de impedancia en el dominio del tiempo (TDR). Los diseñadores también necesitan automatizar las pruebas rutinarias y los análisis para documentar las distintas revisiones de simulaciones y resultados.
Solución de escaneado del rendimiento eléctrico de la integridad de la señal
Ver demostración de integridad de la señal EP-Scan
Explore los productos de nuestra solución de integridad de la señal EP-Scan
-
![]()
W9001E HSD Aplicaciones EP-Scan
Descubra recursos y conocimientos
Recursos adicionales para analizar los problemas de integridad de la señal mediante la geometría del diseño
Casos prácticos relacionados
-
![]()
Más información
Cómo determinar la impedancia de traza controlada DDR5
Abordar las reflexiones de señal en los diseños DDR5 requiere trazas de impedancia controlada correctamente diseñadas. Aprenda a utilizar archivos ODB++ para generar informes de impedancia y diagramas de ojo para varias velocidades de datos y ajustar la impedancia de control para cumplir las especificaciones.
Más información
-
![]()
Más información
Cómo realizar la validación del protocolo PCIe® 6.0
La validación de la capa de protocolo de un DUT PCIe® 6.0 requiere varias pruebas de conformidad para garantizar que el dispositivo pueda comunicarse correctamente con su socio de enlace. Aprenda a depurar, validar y optimizar la capa de protocolo de su diseño PCIe.
Más información
-
![]()
Más información
Cómo comprobar la conformidad del transmisor PCIe® 6.0
La validación de dispositivos PCIe® 6.0 requiere pruebas de interoperabilidad y conformidad del transmisor para cumplir las especificaciones PCI-SIG®. Aprenda a realizar pruebas de la capa física con herramientas de prueba como osciloscopios de gran ancho de banda y software automatizado para demostrar eficazmente la conformidad con las especificaciones de las pruebas de conformidad.
Más información
Póngase en contacto con uno de nuestros expertos
¿Necesita ayuda para encontrar la solución adecuada para usted?