Bestimmung der DDR5-gesteuerten Leiterbahnimpedanz

+ App zum Scannen der elektrischen Leistung

Anpassung der speichergesteuerten Impedanz aus ODB++-Dateien

Um Signalreflexionen in Double Data Rate 5 (DDR5)-Designs zu vermeiden, muss die Impedanz der Speicherschnittstelle an die Impedanz des Treibers angepasst werden. Die DDR5-Spezifikation bietet keine expliziten Impedanzempfehlungen, und die vom Hersteller vorgeschlagenen Bereiche erfordern eine analytische Validierung, um die Einhaltung der Standardspezifikationen sicherzustellen. Eine falsch definierte Impedanz kann zu Problemen mit der Signalintegrität führen, die die Gesamtleistung des Systems beeinträchtigen.

Um Reflexionen zu eliminieren, bewerten Designer physikalische Parameter (Leiterbahnbreite, dielektrische Dicke und Kupferauflage), um die gewünschte kontrollierte Impedanz zu erreichen. Designer können ODB++-Dateien und Simulationssoftware verwenden, um die Leistung von Designs elektrisch zu scannen und Impedanzberichte sowie Augendiagramme für die Betriebsdatenrate zu generieren. Die Simulation versetzt Designer in die Lage, verschiedene Iterationen effizient zu bewerten, um die kontrollierte Impedanz anzupassen.

Lösung zur Überprüfung der elektrischen Impedanzleistung

Die Ermittlung der korrekten Impedanz für DDR5-Leiterbahnen erfordert ordnungsgemäß gestaltete Leiterbahnen mit passender Impedanz. Die Keysight Impedance Electrical Performance Scan-Lösung (EP-Scan) generiert automatisierte Berichte für Leiterbahnimpedanz, Skew und Laufzeiten, Impedanzkarten und Augendiagramme für verschiedene Datenraten. Sie ermöglicht Designern und Hardware-Ingenieuren die Durchführung schnelles Simulationen und automatisierter Impedanzanalysen anhand von Layout-Geometriedateien, ohne dass dafür fortgeschrittene Kenntnisse der Signalintegrität erforderlich sind.

Angebot