W2307EP 인터커넥트 툴박스 요소

제품 하이라이트

• 인터커넥트 툴박스 요소가 신호 트레이스의 스택업과 라인 구조를 설계합니다.
• 중요한 메트릭 최적화: chip-to-chip 링크의 사후 등화기 eye 다이어그램 파라미터
• 엔터프라이즈 PCB 또는 패키지 툴의 자동 라우터에 대한 제약을 결정합니다.
• 비아 설계자가 스택업의 파라미터화된 싱글 엔드 및 차동 비아 구조를 설계합니다.
• 높은 주파수의 정확한 모델을 만들어내기 위해 전파(fullwave) 3DEM 시뮬레이션 엔진으로 비아 설계를 시뮬레이션합니다.
• 최고의 eye 메트릭을 위해 파라미터화된 비아 모델과 파라미터화된 라인 모델을 함께 사용해서 전체 링크를 최적화합니다.

W2307EP 인터커넥트 툴박스 요소는 고속 인터커넥트 설계를 위한 두 개의 유틸리티를 포함하고 있습니다(각각 전송선과 비아 전이).

인터커넥트 툴박스 유틸리티

인터커넥트 툴박스 유틸리티는 중요한 메트릭, 즉, 사후 등화기 다이어그램 파라미터를 사용해서 PC 보드(PCB) 스택업과 전송선 구조를 최적화할 수 있습니다. 다른 툴은 손실, 주파수 상향 전이, 임피던스 편차 같은 라인 손상을 표시하지만 오늘날의 멀티 기가비트 chip-to-chip 링크에서 이러한 메트릭은 불충분합니다. 정말로 중요한 것은 최신 SerDes(Serializer/Deserializer)에서의 신호 처리를 통해 라인 손상이 완화된 후의 eye 파라미터입니다(예: 송신기(Tx) 프리엠퍼시스와 수신기(Rx) 등화). 사실, 최신 칩 I/O에서 신호 처리의 가장 중요한 점은 저비용 재료를 사용하면서도 여전히 eye를 열 수 있다는 것입니다.

그림 1. 라인 유형을 통계적 eye 채널 시뮬레이션과 결합하면 중요한 메트릭을 사용해서(사후 등화 eye opening 높이와 폭 등) 제어 임피던스 라인을 최적화할 수 있습니다.

인터커넥트 툴박스는 전체 ADS 채널 시뮬레이터 또는 ADS Transient 시뮬레이터 스케매틱을 형성할 수 있도록 Tx 및 Rx를 후보 라인 주변에 배치하여 이를 실현합니다. 특히 채널 시뮬레이터의 통계 모드는 설계 공간에서 포인트당 수 초 내에 초저 BER contour를 산출할 수 있습니다. 효과를 확인하기 위해 폭과 간격 같은 파라미터를 빠르게 스위프할 수 있습니다.

그림 2. 사전 및 사후 등화 eye 다이어그램은 라인 폭을 가로질러 스위프합니다. 사전 및 사후 등화는 각각 상단 행과 하단 행입니다. 1mil 폭은 왼쪽, 5mil은 중앙, 9mil은 오른쪽입니다.

비아 설계자 유틸리티

비아 설계자 유틸리티를 통해 사용자는 싱글 엔드 및 차동 비아 전이를 신속하게 설계할 수 있습니다. 비아 모델은 완전히 파라미터화할 수 있으며 매우 정확한 3D 전파(full-wave), FEM(Finite Element Method) 시뮬레이션 기술로 분석합니다. 시뮬레이션 결과는 유틸리티 내에서 볼 수 있으며(혼합 모드 S-파라미터) 파라미터화된 모델은 채널 시뮬레이션에서 사용하기 위해 내보내기할 수 있습니다. 추출된 모델은 시뮬레이션된 데이터 간 효율적 보간을 감안한 파라미터화된 결과의 컴팩트한 데이터베이스를 포함하고 있습니다.

그림 3. 비아 설계자 GUI(Graphical User Interface).

고속 채널 설계자는 파라미터화된 전송선과 파라미터화된 비아 전이를 함께 사용해서 중요한 메트릭(eye 높이 및 eye 폭)을 위해 공동 최적화할 수 있습니다.

그림 4. 비아 설계자의 파라미터화된 비아를 사용한 채널 시뮬레이션.