MIPI® RFFE/SPIバステスト手法によるPA/FEMコンポーネントテストの効率化 | キーサイト
アプリケーションノート
はじめに
最新の無線デバイスの動作にはRFパワーアンプ(PA)とフロント・エンド・モジュール(FEM)が不可欠です。PA、LNA、チューナー、フィルター、スイッチなどのPA/FEMコンポーネントは、パワー／帯域幅の設定を再構成するためのシリアル・バス・インタフェースを備えています。RFプロトコルの種類が増加するにつれて、PA/FEM通信向けのPA/FEMコンポーネントやRFICに対する要求も増加しています。このようなシリアル通信に適切に対応するために、MIPI®アライアンスがRFフロント・エンド・インタフェース(RFFE)規格を策定しています。MIPIRFFE通信バス規格は、MIPIRFFEメーカーとユーザーの両者に、基準となる共通のシリアル通信フレームワークを提示しています。
新しいPA/FEMコンポーネントでRFFE通信の信頼性を検証するには、PA/FEM制御の基本的な通信検証を行うだけでなく、拡張バスタイミングとロジック・レベル・マージンをテストする必要があります。このアプリケーションノートでは、PA/FEMのシリアルバス性能とIOピンパラメトリック性能を評価／検証する手法を説明します。主に焦点を当てるのはRFFEインタフェーステストですが、一般的なコンセプトはSPIを含むその他のマスター／スレーブ・シリアル・バス構成にも適用できます。
PA/FEMRFFEIOテストの検討事項
MIPIRFFE通信インタフェースはマスター／スレーブ構成で動作し、高速かつ効率的な2線式シリアルバスです。RFICマスターデバイスは、1台以上のPA/FEMスレーブデバイスを制御します。RFFEv1.0デバイスは最大26MHzの標準クロックレートで動作しますが、RFFEv2.0ではクロックレートが最大52MHzに高速化されています。バスマスターがスレーブデバイスに対してクロック(SCLK)を出力します。スレーブデバイスがレジスタ・リード・コマンド・シーケンス(CS)中にフレーム内応答を出力できるように、RFFEデータバス(SDATA)は双方向IOをサポートしています。RFFE規格に記載されているRFFE物理層の属性には、ロジックレベル、相互接続インピーダンス、クロック、データ・スルー・レートなどがあり、さらに、RFFEVIOラインを使用してIO回路にパワーを供給する手法も記載されています。RFFEv2.0では、さらに、52MHzまでクロックレートが拡張され、CSのマルチレートがサポートされています。さらに、v2.0ではマルチマスターをサポートしているので、RFICバス・オーナー・マスター(BOM)はマスターの役割をセカンダリーRFICマスターデバイスに移動できます。また、RFFEv2.0には、ポーリングモードを使用したスレーブデバイス割り込み手法、さらに、スレーブトリガ機能も提示されていて、タイミングが重要になるアプリケーションに対応可能です。MIPIRFFEインタフェースバスの詳細については、MIPIRFFE規格のページを参照してください(www.mipi.org)。
キーサイトの素晴らしい製品/ソリューションについてさらに詳しくご紹介いたします。今すぐダウンロードしてください！