So testen Sie PCIe-Serverplatinen-Interconnects

Angebot anfordern
Boundary Scan Analyzer
+ Boundary Scan Analyzer
Boundary Scan Analyzer
+ Boundary Scan Analyzer

Bestanden/Nicht bestanden-Platinentest für PCIe-Interconnects

Die Validierung von PCIe-Server-Motherboards erfordert das Testen von Hochgeschwindigkeits-Interconnects, Stromschienen und der Konnektorintegrität über komplexe Leiterplattenbaugruppen hinweg. Der Prozess verwendet Joint Test Action Group (JTAG) Boundary-Scan-Techniken mit Smart Peripheral Component Interconnect Express (PCIe) Plugin-Karten, um die Konnektivität zwischen Zentralprozessoren (CPUs), Speicherschnittstellen und PCIe-Konnektoren zu überprüfen, ohne während des Testprozesses aktive Funktionsgeräte zu installieren.

Der Testaufbau importiert Board-Designdaten und Boundary-Scan-Bibliotheken in die Validierungssoftware, um Loopback-Ketten zwischen dem Prozessor und den Smart Plugin-Karten zu erstellen. Automatisierte Verbindungstests bewerten Unterbrechungs- und Kurzschlussbedingungen, das Signalintegritätsverhalten sowie Fehler zwischen Stromversorgung und Masse, während die Vorrichtungsautomatisierung das Einstecken von Steckverbindern, die Einschaltreihenfolge (Power Sequencing) und die Testausführung für High-Volume-Fertigungsumgebungen steuert.

Testlösung für PCIe-Serverplatinen-Interconnects

Die Validierung von PCIe-Verbindungen erfordert einen Boundary-Scan-Zugriff auf Hochgeschwindigkeits-Leiterbahnen, Stromversorgungsschienen und Motherboard-Steckverbinder, um die Integrität des Signalpfads zu verifizieren, ohne aktive periphere Geräte zu verwenden. Die Lösung kombiniert den x1149 Boundary Scan Analyzer mit Smart PCIe Plugin-Karten und einer automatisierten Vorrichtungssteuerung, um Verbindungstests, Loopback-Tests und Stromversorgungsschienen-Analysen über Server-Motherboard-Architekturen hinweg durchzuführen. Die Smart Plugin-Karten bieten eine Boundary-Scan-Funktionalität, die die Validierung von PCIe-Signal-, Strom- und Masseverbindungen ermöglicht und gleichzeitig das Risiko von Beschädigungen verringert, die mit dem wiederholten Einstecken von unter Spannung stehenden Komponenten verbunden sind. Die Lösung unterstützt zudem eine über allgemeine Ein-/Ausgänge (GPIO) gesteuerte Vorrichtungsautomatisierung, die Konfiguration von Loopback-Ketten, die automatisierte Testerstellung und eine Software-Autoadjust-Optimierung zur Verbesserung der Reproduzierbarkeit und zur Optimierung der Entwicklung von Fertigungstests für Serverplattformen mit hoher Dichte.
Angebot anfordern

Blockschaltbild der Testlösung für PCIe-Serverplatinen-Interconnects anzeigen

So testen Sie PCIe-Serverplatinen-Interconnects

Produkte unserer Testlösung für PCIe-Serverplatinen-Interconnects erkunden

Verwandte Anwendungsfälle

Wie man serielle Busse charakterisiert

Die Charakterisierung serieller Busse in Embedded-Designs erfordert das Debuggen und Korrelieren von Datenübertragungen mit anderen Mixed-Signal-Interaktionen. Erfahren Sie, wie Sie I2C, SPI, UART und andere serielle Busse mit einem Oszilloskop debuggen können.

Mehr erfahren

Wie man die IV-Eigenschaften von LEDs bewertet

Die Charakterisierung von Strom und Spannung (IV) für energieeffiziente LEDs erfordert die Fähigkeit, diese gleichzeitig zu erzeugen und zu messen. Erfahren Sie, wie Sie die IV-Eigenschaften von zwei- und dreipoligen Geräten mit einem Quell-/Messgerät bewerten können.

Mehr erfahren

Testen von Halbleitern mit breiter Bandlücke

Die Charakterisierung von Wide-Bandgap (WGB)-Halbleitern erfordert das Testen sowohl statischer als auch dynamischer Parameter, um Verluste zu vermeiden. Erfahren Sie, wie Sie JEDEC-Tests für WBG-Bauteile, einschließlich Ein- und Ausschalten, Schalten und andere standardisierte Tests wiederholbar durchführen können.

Mehr erfahren

Kontakt Logo

Kontaktieren Sie einen unserer Experten

Benötigen Sie Hilfe bei der Suche nach der richtigen Lösung für Sie?

Kontakt