So führen Sie die PCIe® 5.0-Protokollvalidierung durch

Angebot anfordern
PCIe-Protokoll-Übungsprogramm
+ PCIe-Protokoll-Übungsprogramm
PCIe-Protokoll-Übungsprogramm
+ PCIe-Protokoll-Übungsprogramm

Validierung des PCIe-Protokollverhaltens über die verschiedenen Verbindungsschichten hinweg

Die Validierung des PCIe 5.0-Protokolls kombiniert die kontrollierte Emulation von Linkpartnern mit der Protokollerfassung und -dekodierung auf der physikalischen Schicht, der Sicherungsschicht und der Transaktionsschicht. In einem typischen Setup wird ein PCIe-Protokollanalysator in die Verbindung zwischen dem zu testenden Gerät und seinem Linkpartner geschaltet, während ein Protokoll-Exerciser entweder einen Root-Komplex oder einen Endpunkt emuliert. Der Exerciser stellt reproduzierbare Verbindungsbedingungen her, konfiguriert Parameter wie Lane-Breite und Zielgeschwindigkeit, generiert Datenverkehr und führt definierte Protokollsequenzen aus. Der Analysator zeichnet die Verbindungsaktivität auf und dekodiert geordnete Datensätze, Sicherungsschichtpakete, Transaktionsschichtpakete, Bestätigungen, Wiederholungsversuche und Fehlerereignisse. Während der Verbindungsaktivierung nutzen die Techniker die Ansichten der Link Training and Status State Machine (LTSSM), um die Übergänge durch die Schichten Erkennung, Abfrage, Konfiguration, Wiederherstellung und L0 zu verfolgen. Die Korrelation dieser Übergänge mit dem dekodierten Datenverkehr hilft dabei, zu identifizieren, wo während der PCIe 5.0-Protokollvalidierung Verhandlungsprobleme, erneutes Training, eingeschränkter Betrieb oder unerwartetes Protokollverhalten auftreten.

PCIe 5.0-Tests erfordern zudem Einblick in den Betrieb mit bis zu 32 GT/s sowie in das Protokollverhalten während Link-Training, Datenaustausch und Wiederherstellung. Ingenieure können den Protokoll-Exerciser nutzen, um spezifische Root-Complex- oder Endpunkt-Szenarien zu reproduzieren und die Gerätereaktionen bei wiederholten Durchläufen zu vergleichen. Aufgezeichnete Traces lassen sich hinsichtlich ausgehandelter Geschwindigkeit und Breite, LTSSM-Übergängen, Paketreihenfolge, Flusssteuerung, Wiederholungsversuchen, fehlerhaftem Datenverkehr und Wiederherstellungsaktivitäten analysieren. Wenn eine Verbindung ihre Geschwindigkeit reduziert, die Lane-Breite verringert, wiederholt in den Wiederherstellungsmodus wechselt oder den aktiven Zustand nicht aufrechterhält, liefert der Analysator eine zeitlich korrelierte Aufzeichnung der Ereignisse im Zusammenhang mit diesem Zustand. So können Ingenieure die auslösende Sequenz isolieren und jeweils eine Testvariable ändern. Die Kombination von Protokollstimuli mit synchronisierter Aufzeichnung bietet einen praktischen Workflow für PCIe 5.0-Tests, LTSSM-Tests und das Debugging auf Paketebene, ohne das Zustandsautomatenverhalten vom verursachenden Datenverkehr zu trennen.

PCIe 5.0 Protokolltestlösung

Die Validierung des PCIe 5.0-Protokolls erfordert die reproduzierbare Emulation von Linkpartnern, die Generierung von Protokolldatenverkehr und die synchronisierte Analyse des Link-Trainings und des Paketverhaltens. Die Keysight PCIe 5.0-Protokollvalidierungslösung kombiniert einen Protokoll-Exerciser und einen Protokollanalysator, um das Verhalten von Root-Komplexen oder Endpunkten zu emulieren, kontrollierte Testbedingungen zu etablieren, Datenverkehr zu generieren und die Protokollaktivität über die Verbindung zu erfassen. Ingenieure können die Lane-Breite und die Zielgeschwindigkeit konfigurieren, definierte Betriebsszenarien reproduzieren und beobachten, wie das Gerät während des Verbindungsaufbaus, des aktiven Datenverkehrs und der Wiederherstellung reagiert. Der Analysator bietet Einblick in LTSSM-Übergänge, die ausgehandelte Verbindungsgeschwindigkeit und -breite, Ordered Sets, Datenverbindungsschichtpakete, Transaktionsschichtpakete, Bestätigungen, Wiederholungsversuche, Flusssteuerungsaktivitäten und Fehlerereignisse. Wenn eine Verbindung die erwartete Geschwindigkeit nicht erreicht, die Lane-Breite reduziert, wiederholt in den Wiederherstellungsmodus wechselt oder unerwartetes Protokollverhalten zeigt, können Ingenieure Zustandsübergänge mit dem umgebenden Paketverkehr korrelieren, um die Abweichungen in der Sequenz zu identifizieren. Durch die Wiederholung desselben Übungsszenarios, wobei jeweils nur eine Bedingung geändert wird, lassen sich Interoperabilitäts- und Protokollprobleme isolieren. Dies ermöglicht den Ingenieuren einen kontrollierten Arbeitsablauf für die Validierung des PCIe 5.0-Protokolls, LTSSM-Tests und das Debuggen auf Paketebene.
Angebot anfordern

Demo zu PCIe-Protokolltests ansehen

Entdecken Sie Produkte für unsere PCIe 5.0-Protokolltestlösung

Verwandte Anwendungsfälle

CXL 3.0 Protokollvalidierungslösung

Validierung der Interoperabilität, Konformität und des Fabric-Verhaltens von CXL 3.0 mithilfe von Protokollanalyse- und Debugging-Tools.

Mehr erfahren

CXL 1.1 und 2.0 Protokollvalidierungslösung

Überprüfen Sie die Interoperabilität und Protokollkonformität von CXL 1.1 und 2.0 mithilfe von Protokollanalyse- und Debugging-Tools.

Mehr erfahren

Wie man digitale Hochgeschwindigkeitstests zur Einhaltung von Vorschriften beschleunigt

Die Beschleunigung digitaler Hochgeschwindigkeitsprüfungen erfordert die Auslagerung der Datenverarbeitung und Berichterstellung auf externe Hochleistungsserver. Erfahren Sie, wie Sie schneller zu Konformitätsergebnissen kommen, indem Sie die Datenverarbeitung von Ihrem Oszilloskop auf hochleistungsfähige Computerressourcen verlagern, die Daten parallel verarbeiten.

Mehr erfahren

Kontakt Logo

Kontaktieren Sie einen unserer Experten

Benötigen Sie Hilfe bei der Suche nach der richtigen Lösung für Sie?

Kontakt

PCI-SIG®, PCIe® und PCI Express® sind in den USA eingetragene Marken und/oder Dienstleistungsmarken der PCI-SIG.