Cómo realizar la validación del protocolo PCIe® 5.0

Obtener presupuesto
Ejercitador de protocolo PCIe
+ Ejercitador de protocolo PCIe
Ejercitador de protocolo PCIe
+ Ejercitador de protocolo PCIe

Validar el comportamiento del protocolo PCIe en todas las capas de enlace

La validación del protocolo PCIe 5.0 combina la emulación controlada del socio de enlace con la captura y decodificación del protocolo en las capas física, de enlace de datos y de transacciones. En una configuración típica, se coloca un analizador de protocolo PCIe en el enlace entre el dispositivo sometido a prueba y su socio de enlace, mientras que un generador de pruebas de protocolo emula un complejo raíz o un punto final. El generador de pruebas establece condiciones de enlace repetibles, configura parámetros como el ancho de carril y la velocidad objetivo, genera tráfico y ejecuta secuencias de protocolo definidas. El analizador registra la actividad del enlace y decodifica conjuntos ordenados, paquetes de la capa de enlace de datos, paquetes de la capa de transacción, acuses de recibo, reintentos y eventos de error. Durante el establecimiento del enlace, los ingenieros utilizan las vistas de «Link Training and Status State Machine» (LTSSM) para seguir las transiciones a través de las fases de detección, sondeo, configuración, recuperación y L0. La correlación de esas transiciones con el tráfico descodificado ayuda a identificar dónde se producen la negociación, el reentrenamiento, el funcionamiento degradado o el comportamiento inesperado del protocolo durante la validación del protocolo PCIe 5.0.

Las pruebas de PCIe 5.0 también requieren visibilidad del funcionamiento a velocidades de hasta 32 GT/s y del comportamiento del protocolo durante el entrenamiento del enlace, el intercambio de tráfico y la recuperación. Los ingenieros pueden utilizar el generador de protocolos para reproducir escenarios específicos de Root Complex o de puntos finales y comparar las respuestas de los dispositivos en ejecuciones repetidas. Las trazas capturadas pueden revisarse para analizar la velocidad y el ancho negociados, las transiciones LTSSM, el orden de los paquetes, el control de flujo, los reintentos, el tráfico mal formado y la actividad de recuperación. Cuando un enlace pierde velocidad, reduce el ancho de carril, entra repetidamente en modo de recuperación o no consigue mantener un estado activo, el analizador proporciona un registro correlacionado en el tiempo de los eventos relacionados con esa condición. Esto permite a los ingenieros aislar la secuencia que desencadenó el comportamiento y modificar una variable de prueba cada vez. La combinación del estímulo de protocolo con la captura sincronizada ofrece un flujo de trabajo práctico para las pruebas de PCIe 5.0, las pruebas de LTSSM y la depuración a nivel de paquete sin separar el comportamiento de la máquina de estados del tráfico que lo provocó.

Solución de pruebas del protocolo PCIe 5.0

La validación del protocolo PCIe 5.0 requiere una emulación repetible del socio de enlace, la generación de tráfico de protocolo y un análisis sincronizado del entrenamiento del enlace y del comportamiento a nivel de paquetes. La solución de validación del protocolo PCIe 5.0 de Keysight combina un generador de pruebas de protocolo y un analizador de protocolo para emular el comportamiento del complejo raíz o del punto final, establecer condiciones de prueba controladas, generar tráfico y capturar la actividad del protocolo a lo largo del enlace. Los ingenieros pueden configurar el ancho de carril y la velocidad objetivo, reproducir escenarios operativos definidos y observar cómo responde el dispositivo durante el establecimiento del enlace, el tráfico activo y la recuperación. El analizador ofrece visibilidad sobre las transiciones LTSSM, la velocidad y el ancho del enlace negociados, los conjuntos ordenados, los paquetes de la capa de enlace de datos, los paquetes de la capa de transacción, los acuses de recibo, los reintentos, la actividad de control de flujo y los eventos de error. Cuando un enlace no alcanza la velocidad esperada, reduce el ancho de carril, entra repetidamente en modo de recuperación o muestra un comportamiento de protocolo inesperado, los ingenieros pueden correlacionar las transiciones de estado con el tráfico de paquetes circundante para identificar en qué punto se desvió la secuencia. Repetir el mismo escenario del generador de pruebas mientras se cambia una condición cada vez ayuda a aislar problemas de interoperabilidad y de protocolo, lo que proporciona a los ingenieros un flujo de trabajo controlado para la validación del protocolo PCIe 5.0, las pruebas LTSSM y la depuración a nivel de paquetes.
Obtener presupuesto

Ver demostración de pruebas del protocolo PCIe

Descubre los productos de nuestra solución de pruebas del protocolo PCIe 5.0

Casos prácticos relacionados

Solución de validación del protocolo CXL 3.0

Comprueba la interoperabilidad, la conformidad y el comportamiento de la estructura de CXL 3.0 mediante herramientas de análisis y depuración de protocolos.

Más información

Solución de validación del protocolo CXL 1.1 y 2.0

Verifica la interoperabilidad y el cumplimiento del protocolo CXL 1.1 y 2.0 mediante herramientas de análisis y depuración de protocolos.

Más información

Cómo detectar errores ocultos en las señales en diseños de alta velocidad

Para detectar anomalías ocultas e intermitentes en la señal de los diseños digitales de alta velocidad es necesario disponer de un osciloscopio Expert . Descubre cómo distinguir el comportamiento normal de las formas de onda de los eventos atípicos significativos.

Más información

contacto logotipo

Póngase en contacto con uno de nuestros expertos

¿Necesita ayuda para encontrar la solución adecuada para usted?

Contáctenos

PCI-SIG®, PCIe® y PCI Express® son marcas registradas y/o marcas de servicio estadounidenses de PCI-SIG.