Comment effectuer des tests de résistance sur les interconnexions Ethernet

Obtenir un devis
Systèmes de test multitaux
+ Systèmes de test multidébit
Systèmes de test multitaux
+ Systèmes de test multidébit

Tests de résistance Ethernet de couche 1

Les tests de résistance Ethernet de couche 1 nécessitent une plateforme de test du trafic à plusieurs débits et du taux d'erreurs sur les bits, connectée à l'émetteur-récepteur optique, au câble en cuivre, au circuit de resynchronisation ou à l'interface silicium soumis au test. Cette configuration permet de mettre la liaison à l'épreuve aux débits Ethernet cibles tout en collectant des statistiques sur le taux d'erreurs sur les bits, la correction d'erreurs sans voie de retour, les paquets et les voies actives.

Ces tests consistent à exécuter des séquences de trafic chronométrées ou de longue durée tout en surveillant la densité des erreurs de symboles dans le cadre de la correction d'erreurs sans voie de retour (FEC) ainsi que le comportement des rafales d'erreurs. Les ingénieurs s'appuient sur la distribution des erreurs obtenue, la marge par voie et les résultats de conformité pour identifier les maillons faibles, la sensibilité thermique, les défaillances intermittentes des voies et les rafales d'erreurs qui pourraient ne pas apparaître lors de brefs contrôles fonctionnels.

Solution de test de résistance des interconnexions Ethernet

Réalisez le test en exécutant un test de trafic Ethernet chronométré ou de longue durée ainsi qu’un test de taux d’erreur sur les bits, tout en surveillant le comportement des erreurs au niveau des voies et les statistiques de correction d’erreurs sans voie de retour. La solution utilise les systèmes de test multidébits de Keysight pour valider les liaisons Ethernet de 50GE à 800GE grâce à une modulation d’amplitude d’impulsion (PAM) à quatre niveaux, une analyse du taux d’erreur sur les bits, une analyse en temps réel de la correction d’erreurs sans voie de retour et la génération de trafic de la couche 1 à la couche 2. La plateforme prend en charge les interfaces d’interconnexion OSFP800, QSFP-DD et coaxiales, et aide les ingénieurs à évaluer les émetteurs-récepteurs optiques, les interconnexions en cuivre, les retimers et les composants en silicium sans avoir à recâbler ni à remapper les voies à plusieurs reprises.
Obtenir un devis

Voir le schéma fonctionnel de la solution de test de résistance des interconnexions Ethernet

Solution de test de résistance des interconnexions Ethernet

Découvrez les produits de notre solution de tests de résistance pour les interconnexions Ethernet

Découvrir les ressources et les idées

Ressources supplémentaires pour les tests de résistance des interconnexions Ethernet

Cas d'utilisation connexes

Comment établir une corrélation entre les événements de paquets sur différents ports de test

Mettre en corrélation les horodatages des paquets et les événements de trafic entre les ports de test Ethernet distribués à l'aide d'une référence temporelle de précision partagée.

En savoir plus

Comment déboguer les erreurs FEC sur Ethernet

Débogage des erreurs FEC sur Ethernet à l'aide de la densité d'erreurs de symboles au niveau des voies, de la tolérance aux rafales et de l'analyse des marges sur des liaisons multidébits.

En savoir plus

Comment valider la latence dans les réseaux sensibles au temps

Valider la latence TSN limitée à l'aide de références temporelles synchronisées pour le trafic Ethernet déterministe et l'analyse des paquets horodatés.

En savoir plus

contactez-nous logo

Contactez l'un de nos experts

Besoin d'aide pour trouver la solution qui vous convient ?

Nous contacter