Comment déboguer les erreurs FEC sur Ethernet

Obtenir un devis
Systèmes de test multitaux
+ Systèmes de test multidébit
Systèmes de test multitaux
+ Systèmes de test multidébit

Débogage des erreurs FEC sur Ethernet

Le débogage de la correction d'erreurs sans rétrospection (FEC) nécessite un banc d'essai Ethernet multidébit connecté à l'émetteur-récepteur, au câble en cuivre, au retimer ou à l'interface logicielle testée. Ce banc d'essai génère du trafic Ethernet tout en collectant le taux d'erreurs binaires, les statistiques au niveau des voies, la densité d'erreurs de symboles de la correction d'erreurs sans rétrospection, la tolérance aux rafales et les données de marge sur l'ensemble des voies actives.

Ce test compare le comportement des erreurs entre les voies et dans le temps afin de déterminer si celles-ci sont aléatoires, apparaissent par salves, sont localisées sur une seule voie ou sont corrélées à un chemin d'interface spécifique. Les ingénieurs utilisent la distribution des erreurs ainsi obtenue et les mesures au niveau des voies pour identifier les chemins optiques défaillants, les interconnexions en cuivre marginales, l'instabilité des resynchroniseurs ou la sensibilité des récepteurs côté composant.

Solution de débogage FEC Ethernet

Réalisez le test en générant du trafic Ethernet tout en surveillant en temps réel le comportement de la correction d’erreurs sans voie de retour aux niveaux des symboles, des voies et des paquets. Le système de test multidébit de Keysight combine des mesures du taux d’erreur binaire (BER) en modulation d’amplitude d’impulsion à quatre niveaux (PAM4), une analyse en temps réel de la correction d’erreurs sans voie de retour et la génération de trafic des couches 1 à 2 sur des interfaces Ethernet multidébits. Le système fournit le taux d’erreur binaire (BER), les données de correction d’erreurs sans voie de retour (FEC) et les statistiques de paquets sur l’ensemble des voies et des ports, ce qui permet aux ingénieurs de comparer le comportement des erreurs tout au long du chemin du signal. La corrélation de ces mesures aide à isoler les maillons faibles, les dégradations spécifiques à certaines voies et les problèmes liés aux retimers lors de la validation Ethernet.
Obtenir un devis

Voir le schéma fonctionnel de la solution de débogage FEC Ethernet

Solution de débogage FEC Ethernet

Découvrez les produits de notre solution de débogage FEC Ethernet

Cas d'utilisation connexes

Comment établir une corrélation entre les événements de paquets sur différents ports de test

Mettre en corrélation les horodatages des paquets et les événements de trafic entre les ports de test Ethernet distribués à l'aide d'une référence temporelle de précision partagée.

En savoir plus

Comment effectuer des tests de résistance sur les interconnexions Ethernet

Valider les liaisons Ethernet de couche 1 à l'aide de mesures du taux d'erreurs binaire (BER), de la correction d'erreurs par codage (FEC) et de tests de résistance afin de détecter les erreurs par rafales au fil du temps.

En savoir plus

Comment valider la latence dans les réseaux sensibles au temps

Valider la latence TSN limitée à l'aide de références temporelles synchronisées pour le trafic Ethernet déterministe et l'analyse des paquets horodatés.

En savoir plus

contactez-nous logo

Contactez l'un de nos experts

Besoin d'aide pour trouver la solution qui vous convient ?

Nous contacter