Come risolvere gli errori FEC su Ethernet

Preventivo
Sistemi di test multirate
+ Sistemi di collaudo multirate
Sistemi di test multirate
+ Sistemi di collaudo multirate

Analisi degli errori FEC su Ethernet

Il debug della correzione degli errori in avanti (FEC) richiede una configurazione di test Ethernet multirate collegata al ricetrasmettitore, al cavo in rame, al retimer o all'interfaccia in silicio sottoposta a test. La configurazione genera traffico Ethernet raccogliendo al contempo dati relativi al tasso di errore binario, alle statistiche a livello di corsia, alla densità di errore dei simboli della correzione degli errori in avanti, alla tolleranza ai burst e al margine sulle corsie attive.

Il test mette a confronto il comportamento degli errori tra le diverse linee e nel tempo per stabilire se gli errori siano casuali, a raffica, localizzati su una singola linea o correlati a un percorso di interfaccia specifico. Gli ingegneri utilizzano la distribuzione degli errori risultante e le misurazioni a livello di linea per individuare i percorsi ottici deboli, le interconnessioni in rame marginali, l’instabilità del retimer o la sensibilità del ricevitore lato dispositivo.

Soluzione di debug FEC per Ethernet

Eseguire il test generando traffico Ethernet e monitorando in tempo reale il comportamento della correzione degli errori in avanti a livello di simbolo, lane e pacchetto. Il sistema di test multirate di Keysight combina misurazioni del tasso di errore binario (BER) con modulazione di ampiezza dell’impulso a quattro livelli (PAM4), analisi in tempo reale della correzione degli errori in avanti e generazione di traffico dal Livello 1 al Livello 2 su interfacce Ethernet multirate. Il sistema fornisce il tasso di errore binario (BER), la correzione degli errori in avanti (FEC) e le statistiche sui pacchetti su tutte le lane e le porte, consentendo agli ingegneri di confrontare il comportamento degli errori lungo l’intero percorso del segnale. La correlazione di queste misurazioni aiuta a isolare i collegamenti deboli, le alterazioni specifiche delle lane e i problemi legati al retimer durante la validazione Ethernet.
Preventivo

Vedi lo schema a blocchi della soluzione di debug FEC per Ethernet

Soluzione di debug FEC per Ethernet

Scopri i prodotti della nostra soluzione di debug FEC per reti Ethernet

Casi d'uso correlati

Come correlare gli eventi relativi ai pacchetti tra le porte di test

Correlare i timestamp dei pacchetti e gli eventi di traffico tra le porte di test Ethernet distribuite utilizzando un riferimento temporale di precisione condiviso.

Per saperne di più

Come eseguire uno stress test sulle interconnessioni Ethernet

Verificare i collegamenti Ethernet di livello 1 utilizzando misurazioni BER, FEC e di stress test per individuare errori a raffica nel corso del tempo.

Per saperne di più

Come verificare la latenza nelle reti sensibili al tempo

Verificare la latenza TSN entro limiti prestabiliti utilizzando riferimenti temporali sincronizzati per il traffico Ethernet deterministico e l'analisi dei pacchetti con timestamp.

Per saperne di più

contattaci logo

Mettetevi in contatto con uno dei nostri esperti

Avete bisogno di aiuto per trovare la soluzione giusta per voi?

Contattaci