DDR5-Entwurfs- und Verifikationsablauf
  • Bootcamp
  • 16 Elemente

DDR5 verwendet Decision Feedback Equalization (DFE), um die Signalqualität bei niedrigem Stromverbrauch zu verbessern. Dadurch werden Verluste und Reflexionseffekte reduziert, aber es ergeben sich zusätzliche Herausforderungen für das Design, die eine integrierte Softwareplattform für eine einfache Automatisierung und Analyse während des gesamten Designzyklus erfordern. 

Lernen:

  • Überblick über DFE und wie es die Signalverschlechterung mindert.
  • Korrelation von Simulations- und Messdaten.
  • Keysight Memory Designer (W3622B) und Keysight UXR-Serie Oszilloskope.

Dieses Bootcamp zur Automatisierung des elektronischen Designs ist ideal für EDA-Ingenieure, die DDR5-Systeme entwickeln, simulieren und testen.

Lektionen
Abbildung zu Lektion 1 – PCIe 6.0 Technologieübersicht und Testherausforderungen

Lektion 1 – PCIe 6.0 Technologieübersicht und Testherausforderungen

Ein Überblick über die PCIe 6.0-Technologie und ihre wichtigsten Merkmale wie PAM4-Signalisierung, Vorwärtsfehlerkorrektur und Link-Entzerrung. Zudem werden die Herausforderungen und Lösungen für Tests von PCIe 6.0-Sendern und -Empfängern behandelt.
Abbildung zu Lektion 2 – PCIe-Technologie – Designsimulation

Lektion 2 – PCIe-Technologie – Designsimulation

Eine Demonstration, wie man mit PathWave ADS ein PCIe 6.0-Design simuliert und Kanalanalyse, Entzerrungsoptimierung, Augendiagrammanalyse und BER-Konturanalyse durchführt.
Abbildung für Ihren Weg zu PCIe® 6.0

Lösung Briefs

Ihr Weg zu PCIe® 6.0

PCl Express®, kurz für Peripheral Component Interconnect Express, ist ein Hochleistungsstandard für serielle Kommunikationsverbindungen mit hoher Bandbreite.
Abbildung zu Lektion 3 – PCIe-Technologie – Design für Signalintegrität

Lektion 3 – PCIe-Technologie – Design für Signalintegrität

Die vorliegende Arbeit befasst sich mit Signalintegritätsproblemen und Designüberlegungen für die PCIe-Technologie, wie beispielsweise Kanalverlust, Übersprechen, Jitter und Rauschen. Zudem werden Werkzeuge und Methoden zur Analyse und Optimierung der Signalintegrität von PCIe-Designs vorgestellt.
Abbildung zu den Grundlagen der Signalintegrität

White Paper

Grundlagen der Signalintegrität

Rechenzentren sind auf Kanäle in Sende- und Empfangssystemen angewiesen, um wertvolle Informationen präzise und effizient zu übermitteln. Ein schlecht funktionierendes Gerät in einem Kanal kann Probleme mit der Signalintegrität verursachen und die Übermittlung verständlicher Daten gefährden. Aus diesem Grund ist die Entwicklung von Kanalgeräten und Verbindungen mit hoher Signalintegrität von entscheidender Bedeutung.
Bild für die Signalintegritätsmessungsanalyse

White Paper

Analyse der Signalintegritätsmessung

Erfahren Sie, wie Sie Probleme mit der Signalintegrität frühzeitig angehen können, um einen zuverlässigen und kostengünstigen Entwurf und die Entwicklung optischer Schaltungen zu gewährleisten.
Abbildung zu Lektion 4 – USB Typ-C Design-Simulation & automatisiertes Testen

Lektion 4 – USB Typ-C Design-Simulation & automatisierte Tests

Die Präsentation zeigt die Verwendung von PathWave ADS für die USB-Typ-C-Designsimulation, einschließlich Kanal- und Augendiagrammanalyse sowie Konformitätstests. Darüber hinaus wird die Automatisierung des USB-Typ-C-Testprozesses mit PathWave Test Automation demonstriert.
Abbildung zu Lektion 5 – DDR5-Speichersimulation und -analyse

Lektion 5 – DDR5-Speichersimulation und -analyse

Dieses Tutorial demonstriert die Verwendung von PathWave ADS für die DDR5-Speicherdesign-Simulation, einschließlich Kanal-, Augendiagramm-, Timing- und Stromversorgungsintegritätsanalyse sowie Konformitätstests. Außerdem wird die Verwendung eines Infiniium UXR-Oszilloskops für die Analyse realer Anwendungen gezeigt.
Abbildung zu Lektion 6 – Überblick über Ethernet-Standards und Herausforderungen beim Testen

Lektion 6 – Überblick über Ethernet-Standards und Herausforderungen beim Testen

Ein Überblick über die Ethernet-Standards und ihre Entwicklung von 10 Mbit/s bis 400 Gbit/s. Behandelt außerdem die Herausforderungen und Lösungen beim Testen von Ethernet-Sendern, -Empfängern und -Verbindungen.
Abbildung zu Lektion 7 – Ethernet – Rausch- und Jittermessungen

Lektion 7 – Ethernet – Rausch- und Jittermessungen

Eine Demonstration, wie man mit einem Infiniium UXR-Oszilloskop Rausch- und Jittermessungen an einem Ethernet-Signal durchführt, wobei verschiedene Werkzeuge wie Histogramm, Jittertrennung, Taktrückgewinnung, Augendiagramm, Maskentest und Jitterspektrum verwendet werden.
Abbildung zu Lektion 8 – Ethernet – Behebung von Frame-Verlusten durch Vorwärtsfehlerkorrektur

Lektion 8 – Ethernet – Behebung von Frame-Verlusten durch Vorwärtsfehlerkorrektur

Dieses Beispiel veranschaulicht die Verwendung eines Infiniium UXR-Oszilloskops und eines N1092A DCA-M-Abtastoszilloskops für die Prüfung der Vorwärtsfehlerkorrektur (FEC) von Ethernet-Signalen. Es werden verschiedene Metriken wie Frame-Verlustrate (FLR), Bitfehlerrate vor FEC (PBER), Bitfehlerrate nach FEC (QBER), FEC-Marge (FM), FEC-korrigierte Fehler (CE), nicht korrigierbare Codewörter (UCW), FEC-Symbolfehler (SE), FEC-Codewortfehler (CWE), FEC-korrigierte Codewörter (CCW), FEC-korrigierte Symbole (CS), nicht korrigierbare Symbole (US), FEC-Symbolfehlerrate (SER), FEC-Codewortfehlerrate (CWER), FEC-korrigierte Codewortrate (CCWR), FEC-korrigierte Symbolrate (CSR) und FEC-nicht korrigierbare Symbolrate (USR) behandelt.
Abbildung für die Broschüre zu Netzwerk- und Rechenzentrumslösungen

Broschüren

Broschüre zu Netzwerk- und Rechenzentrumslösungen

Lernen Sie umfassende, durchgängige Testlösungen und Produktarbeitsplätze kennen, die von elektrischen bis zu optischen, optisch-elektrischen und physikalischen Schichten bis hin zu Protokolltests reichen.
Abbildung zur Ethernet-Technologie und -Entwicklung in Rechenzentren

Applikationsberichte

Ethernet-Technologie und ihre Entwicklung in Rechenzentren

Erfahren Sie mehr über die neuesten Entwicklungen im Bereich von Hochgeschwindigkeits-Ethernet-Verbindungen in modernen Rechenzentren sowie über die Hochgeschwindigkeits-Testlösungen von Keysight Technologies, die für Schnittstellen bis zu 224 Gbit/s verfügbar sind.
Bild für den Katalog für leistungsstarke digitale Produkte

Kataloge

Katalog für leistungsstarke digitale Produkte

Von der Charakterisierung der physikalischen Schicht bis hin zu Validierungs- und Konformitätsprüfungslösungen ermöglichen Ihnen die leistungsstarken digitalen Testwerkzeuge von Keysight, jeden Schritt Ihres Design-Workflows zu entwerfen, zu verifizieren und zu charakterisieren.
Zugehöriges Produkt
Abbildung für W3626B ADS Core, EM Design, Layout, HSD Ckt Sim, Memory, SIPro, PIPro

Software

W3626B ADS Core, EM Design, Layout, HSD Ckt Sim, Speicher, SIPro, PIPro

Umfasst Post-Layout-Verifizierung für serielle Hochgeschwindigkeits-, Speicher-, Signalintegritäts- und Stromversorgungsintegrität.
Verwandter Anwendungsfall
Abbildung zur Anleitung zum Testen der DDR5-Transmitter-Konformität

Prüfung der Konformität von DDR5-Sendern

Durchführung einer breiten Palette von Konformitätstests zu den JEDEC-Normen
Formular zur Überprüfung lernen