EMEA Session | SOS for Visual Studio Code: Design Data Management for Digital Design Teams

Wer sollte an dieser Veranstaltung teilnehmen?

Digitale Designingenieure, die RTL in SystemVerilog, Verilog oder VHDL schreiben und VS Code als primären Editor verwenden; Verifikationsingenieure, die UVM-Umgebungen, Constrained-Random-Testbenches oder formale Eigenschaftssätze erstellen; SoC-Integrations- und IP-Entwicklungsteams, die gemeinsam genutzte Blöcke und hierarchische Referenzen über mehrere Projekte hinweg verwalten; CAD-, Methodik- und Designinfrastrukturleiter, die für Revisionsdisziplin, Reproduzierbarkeit und Audit-Rückverfolgbarkeit verantwortlich sind; Engineering-Manager, die die Konsolidierung des Designdatenmanagements über digitale, analoge und Mixed-Signal-Flows hinweg evaluieren; aktuelle SOS-Benutzer auf der SOS-Befehlszeile oder andere Clients, die eine moderne, editornative Erfahrung wünschen; Teams, die derzeit auf Git, Perforce oder Ad-hoc-Snapshot-Skripte für HDL-Projekte angewiesen sind und ein speziell entwickeltes EDA-Designdatenmanagement evaluieren.