Cómo evaluar el rendimiento de la FEC en enlaces Ethernet de alta velocidad

Presupuestar
Osciloscopio serie UXR
+ Osciloscopio serie UXR
Osciloscopio serie UXR
+ Osciloscopio serie UXR

Validación del rendimiento FEC de enlaces Ethernet de alta velocidad

Para probar enlaces Ethernet de alta velocidad, es necesario evaluar el mecanismo de corrección de errores utilizado. El proceso implica identificar la causa de los errores, que pueden ser errores de símbolo de corrección de errores de avance (FEC) o errores de línea PCS generados por la electrónica del puerto, transceptores ópticos o cables. Para determinar el estado del enlace se utilizan mediciones como la tasa de errores de bits (BER) pre-FEC, la densidad de símbolos FEC, el número de palabras de código FEC incorregibles y la tasa de pérdida de tramas.

La configuración de prueba para validar el rendimiento de FEC en enlaces Ethernet de alta velocidad incluye el dispositivo bajo prueba y un comprobador de tasa de error de bit (BERT) para reemplazar algunas de las líneas sometidas a tensión. Un bucle de retorno óptico conecta el dispositivo bajo prueba con un transceptor óptico, pero como alternativa, se puede usar un bucle de retorno eléctrico a la interfaz coaxial. Para la depuración, utilice un osciloscopio en tiempo real.

Solución de análisis FEC

Los enlaces Ethernet de alta velocidad presentan nuevos desafíos, como una mayor tasa de error de bit (BER), corrección de errores de avance (FEC) obligatoria, problemas de rendimiento de PCS y diferentes diseños e implementaciones de conmutadores. La solución de pruebas FEC multicanal de alta velocidad de datos de Keysight ofrece cobertura para una amplia gama de casos de uso de Capa 1 a 3 y visibilidad de todos los canales Ethernet para detectar y correlacionar errores significativos.
Presupuestar

Vea la demostración del análisis del rendimiento de FEC

Explore los productos para nuestra solución de análisis FEC

Casos prácticos relacionados

Cómo analizar formas de onda eléctricas PAM4 de 112 Gbps

Analiza los «ojos» eléctricos, la fluctuación, el VEC, la respuesta al impulso y el comportamiento del ecualizador de una señal PAM4 de 112 Gbps utilizando un osciloscopio de muestreo.

Más información

Cómo realizar la validación de sistemas DDR5

La validación de dispositivos y sistemas DDR5 requiere pruebas de capa de protocolo con un analizador lógico y software de análisis. Aprenda a realizar análisis de capa de protocolo DDR5 y a validar su sistema DDR5 utilizando un analizador lógico, software de análisis de memoria y sondas con intercaladores BGA.

Más información

Cómo medir señales de CA sobre señales de CC

La medición de pequeñas señales de CA sobre grandes señales de CC requiere un osciloscopio ADC de alto bit y bajo nivel de ruido. Descubra cómo un osciloscopio ADC de alto bit y bajo nivel de ruido puede ayudarle a medir con precisión señales de CA sobre señales de CC.

Más información

contacto logotipo

Póngase en contacto con uno de nuestros expertos

¿Necesita ayuda para encontrar la solución adecuada para usted?

Contáctenos