何をお探しですか？
パルス振幅変調(PAM)
400ギガビットイーサネット(GE)規格では、シリアル400GEデータ・センター・インタフェースを実装するために、4レベルPAM(PAM4)マルチレベルシグナリングが推奨変調方式として定義されています。 これは、100GEで用いられていた2ステートのNRZ(Non-Return-to-Zero)変調からの進化です。 PAM4では、同じリンク帯域幅でデータレートが実効的に2倍になりますが、代償としてS/N比が低下します。 従来のNRZデザインでは問題にならなかった信号劣化を評価するために、新しい測定が必要になります。 キーサイトは、PAM4インタフェースのコンポーネントとシステムの開発を加速するため、正確で再現性の高い測定結果が得られるようにお手伝い致します。
PAM4のデザインとシミュレーション
PAM4デザインでは、ジッタ、ノイズ、チャネル損失、符号間干渉(ISI)といった従来からの信号劣化が、異なる挙動を示します。 PAM4とNRZの間のトレードオフを解析するには、400GEデザインの電気-光-電気シミュレーションを行う必要があります。 キーサイトは、デザイン時間を大幅に節約し、不要な信号劣化の影響を最小化するためのお手伝いをします。
PAM4トランスミッター／レシーバーテスト
PAM4デザインは、2通りの振幅スイングで4通りの信号レベルを表すため、NRZデザインに比べてノイズの影響をはるかに受けやすくなります。 PAM4トランスミッターデバイスの特性評価を行うには、SNDR(Signal to Noise and Distortion Ratio)などの新しいトランスミッター(Tx)テスト測定を実行する必要があります。 PAM4リンクのチャネルエラー訂正にはフォワードエラー訂正(FEC)が用いられるので、PAM4レシーバー(Rx)テストで考慮する必要があります。 キーサイトは、これらの新しいPAM4物理層テストの課題に応えることで、400GEデバイスの業界標準への適合をお手伝いします。
PAM4チャネルの特性評価
シリアル相互接続でのPAM4マルチレベルシグナリングの使用によってデータレートが上昇すると、ロジック0レベルから1へのデータ遷移の立ち上がり時間はますます高速化します。 立ち上がり時間の高速化により、インピーダンス不整合部での反射が増え、チャネル末端での信号品質が劣化します。 このため、PAM4デバイスの性能をテストする際には、プリント回路基板トレース、コネクタ、ケーブル、集積回路(IC)パッケージなどの物理層コンポーネントによる信号劣化を考慮することが必要になります。 キーサイトは、PAM4チャネルの特性評価を通じて、400GEデバイスの性能を保証するためのお手伝いをします。
さらに詳しく
.png)
.png)
ご要望、ご質問はございませんか。