Comment évaluer la performance du FEC pour les liaisons Ethernet à haut débit ?
Validation des performances FEC des liaisons Ethernet à haut débit
Pour tester les liaisons Ethernet à haut débit, il faut évaluer le mécanisme de correction d'erreurs utilisé. Ce processus implique l'identification de la cause des erreurs, qui peuvent être des erreurs de symbole de correction d'erreur directe (FEC) ou des erreurs de voie PCS générées par l'électronique du port, les émetteurs-récepteurs optiques ou les câbles. Des mesures telles que le taux d'erreur binaire pré-FEC (BER), la densité des symboles FEC, le nombre de mots de code FEC non corrigibles et le taux de perte de trame sont utilisées pour déterminer l'état de la liaison.
La configuration de test pour valider les performances FEC des liaisons Ethernet à haut débit comprend l'appareil testé et un testeur de taux d'erreur binaire (BERT) pour remplacer certaines des voies sollicitées. Un bouclage optique va de l'appareil testé à un émetteur-récepteur optique, mais vous pouvez aussi utiliser un bouclage électrique à l'interface coaxiale. Pour le débogage, utilisez un oscilloscope en temps réel.
Solution d'analyse FEC
Voir la démonstration de l'analyse des performances FEC
Découvrez les produits de notre solution d'analyse FEC
-
![]()
M8040A 64 GBaud BERT haute performance
-
![]()
941-0086 G800GE-02 Système de test OSFP à 2 ports
Découvrez des ressources et des informations
Ressources supplémentaires pour l'analyse de la correction d'erreur directe
Cas d'utilisation connexes
-
![]()
En savoir plus
Comment tester la conformité des émetteurs PCIe® 6.0 ?
La validation des périphériques PCIe® 6.0 nécessite des tests d'interopérabilité et de conformité des transmetteurs pour répondre aux spécifications PCI-SIG®. Apprenez à effectuer des tests sur la couche physique à l'aide d'outils de test, notamment des oscilloscopes à large bande passante et des logiciels automatisés, afin de prouver efficacement la conformité aux spécifications des tests de conformité.
En savoir plus
-
![]()
En savoir plus
Comment tester la conformité des récepteurs PCIe® 6.0
Le test des dispositifs PCI-SIG nécessite une validation robuste de la conformité des récepteurs pour certifier l'interopérabilité des dispositifs PCIe® 6.0 à 64 GT/s avec les signaux PAM4. Apprenez comment calibrer votre signal de stress et tester la conformité du récepteur PCIe 5.0 avec des outils de test automatisés.
En savoir plus
-
![]()
En savoir plus
Comment mesurer la désadaptation d'impédance des dispositifs actifs ?
La caractérisation de la désadaptation d'impédance dans la conception et le test d'applications numériques à grande vitesse nécessite de comprendre les signaux de réflexion dans le domaine temporel et fréquentiel. Apprenez à mesurer les paramètres S et TDR à chaud, y compris le diagramme de l'œil, à l'aide d'un analyseur de réseau.
En savoir plus
Contactez l'un de nos experts
Besoin d'aide pour trouver la solution qui vous convient ?