Flux de conception et de vérification DDR5
- Bootcamp
- 4 éléments
La DDR5 utilise l'égalisation par rétroaction de décision (DFE) pour améliorer la qualité du signal à faible puissance. Elle réduit les pertes et les effets de réflexion, mais pose des défis de conception qui nécessitent une plateforme logicielle intégrée permettant une automatisation et une analyse aisée tout au long du cycle de conception.
Apprendre :
- Présentation du DFE et de la manière dont il atténue la dégradation du signal.
- Mettre en corrélation les données de simulation et de mesure.
- Keysight Memory Designer (W3622B) et les oscilloscopes Keysight de la série UXR.
Cette formation intensive en conception électronique automatisée (EDA) est idéale pour les ingénieurs EDA chargés de la conception, de la simulation et des tests de systèmes DDR5.
Leçons
