A la carta
1.6T Ethernet ya no es solo un hito inminente, sino que ha llegado oficialmente.
En una arquitectura de interconexión de alta velocidad, la fiabilidad del sistema depende de que se pueda verificar su rendimiento en cada etapa, desde el concepto de diseño hasta la implementación real.
En este seminario aprenderá:
• Verificación completa de la fiabilidad y la interoperabilidad, desde chips (silicio) hasta módulos de transmisión óptica y cables activos.
• Reducción de la carga y los costes de las pruebas mediante una plataforma silenciosa y portátil.
• Verificación de la tasa de errores de bits (BER) y la corrección de errores hacia adelante (FEC) para prepararse para la generación 224G.
Nivel C, Gestor de I+D, Ingeniero de I+D, Gestor de pruebas, Ingeniero de pruebas, Investigador, Gestor de proyectos, Arquitecto de IA
¿Qué busca?