High Speed Digital Seminar

Wenn digitale Signale Gigabit-Geschwindigkeiten erreichen, steigt die Komplexität im Design.
Um das Projekt in den Griff zu bekommen, werden die besten Design-Tools für diese Aufgabe benötigt. Ein sicheres Design setzt voraus, dass in jeder Entwicklungsstufe die Signalintegrität evaluiert wird.
Die Simulatoren und Messgeräte von Keysight beinhalten innovative und patentierte Technologien, die die HF- und Jitter-Effekte in Simulation und Messung automatisch berücksichtigen.

Nutzen Sie die Gelegenheit und erfahren Sie alles über High-Speed-Digital Design Tools
 

Optimierung von High Speed Digital Design, Power-Integrität und Channel Simulation mit ADS (.pdf)
Dieses Modul betrachtet den kompletten HSD-Design Prozess. In einem kurzen Überblick wird auf die Problematik der Signal- und Power-Integrität eingegangen. Ein sehr wichtiges Thema ist die Modellierung des Kanals. Dieser kann mit analytischen- und EM-basierenden Modellen oder gemessenen Daten abgebildet werden. Der „Fast Channel Simulator“ liefert in sehr kurzer Zeit (kleiner als eine Minute) das Augendiagramm und die dazugehörenden Daten inklusive Jitter. Anschließend wird ein Optimierer eingesetzt, um eine maximale Augenöffnung zu erhalten. Zusätzlich liefert der Channel Simulator statistische Daten wie z. B. Augenkonturen für verschiedene BERs und BER-Bathtub-Kurven. Die Channel Simulation erlaubt eine schnelle Verifikation des gesamten Übertragunskanals. Für Tx und Rx stehen IBIS-AMI Modelle zur Verfügung. Für die Verbindungen auf dem Board, Backplane, Stecker etc. werden Modelle per Ko-Simulation mit EM-Simulatoren generiert, oder es wird auf Berechnungen von Messdaten zurückgegriffen. 
Weitere fachmännische Hilfen bieten DesignGuides für verschiedene Technologien wie z. B. USB3.0, PCIe, DDR, HDMI, etc. 

Referent: Ludwig Eichinger, Keysight Technologies

One Day in the Life of a Memory Architect (.pdf)

The memory channel is found in a wide range of applications: PCs, notebooks and servers variously use DDR1/2/3 and RDRAM.
Some examples:
1) DDR3 can reach 17GB/s.
2) GDDR3/5 technology is widely used on graphic cards which add 3D rendering performance to PCs and game consoles. These can reach 20GB/s per GDDR5 component.
3) LPDDR2/3 are used for smartphones and tablets reaching 6.4GB/s with low power consumption down to 1.35V for maximum battery life.
Memory architects face a tremendous challenge in the design of a memory channel for each of these applications. They have found the optimum compromise between peak-bandwidth, power consumption and cost. To do this, successful designers use an advanced workflow and methodology supported by accurate modeling of each component of the memory channel. Unfortunately, one method can’t do it all, so an integrated toolset is required: trace and via interconnects on PCBs and packages can be modeled quickly and accurately by applying a 3D multilayer full-wave EM solver that uses the method of moments, whereas connectors are best handled using 3D arbitrary geometry full wave methods such as finite element method (FEM). Cables are best modeled by measurement-based modeling using TDR or VNA measurements. I/O buffers can be modeled either using IBIS, IBIS-AMI or netlist-based models in the time domain. SSO noise generated from the memory devices is a wide-band phenomena that best handled using time-domain 3DEM tools such as FDTD. The goal is to eliminate the noise on power/ground planes that has deleterious effects such as synchronous switching noise and EMI violations. To comply with such EMI standards as FCC or CISPR it is better to fix the emission by designing the PDN correctly, rather than being forced to use spread-spectrum clocking, because the latter impairs the memory channel performance.

Keysight Advanced Design System (ADS) offers a unique, integrated workflow consisting of circuit and channel schematics and simulation as well as 3D multilayer layout and MoM EM solver. In addition, ADS includes a patented convolution engine that lets you add frequency-domain models into a time-domain simulation for eye diagram and BER contour analysis. EMPro extends ADS with 3D arbitrary geometry drawing environment and FEM and FDTD EM solvers.

Referent: Hany Fahmy, Keysight Technologies 

Überprüfung der Signal Integrität von Seriellen Bussen mit einem Echtzeit-Oszilloskop  (.pdf)

Wenn Multi-Gigabit Verbindungen über lange Leiterplattenstrecken gehen, kann der Verlust an Augenöffnung durch Bandbreitenbegrenzung und Intersymbolinterferenz durch ‚de-emphasis’ und Entzerrungstechnologien ausgeglichen werden. Ein ‚Equalization Wizard’ und umfangreiche Taktrückgewinnungsmethoden erlauben dem Benutzer des Echtzeitoszilloskops die Auswertung an einem virtuellen Punkt hinter Entzerrung und Taktrückgewinnung. Wir werden die DFE und FFE Entzerrungsmethoden diskutieren, sowie die Frage der optimalen Einstellungen. Es werden Real-Time Oszilloskope mit bis zu 32GHz Bandbreite vorgestellt, die einen schnellen und einfachen automatisierten Test auch bei komplexen Protokollen ermöglichen und zugleich über umfangreiche Methoden zur Fehlersuche und Validierung verfügen, wie z.B. integrierte serielle Trigger, Protokolldekodierung, Jitter- und Augenanalyse, De-Embedding von Fixtures und Kabeln/Steckverbindungen. 

Referent: Andreas Siegert, Keysight Technologies

Jitter Analyse auf einem PCIe Signal - Ein Beispiel aus der Praxis! (.pdf)

Compliance Messungen zeigen nur PASS oder FAIL. Es ist schwer aus einer solchen Messung auf die Ursache des Problems Rückschlüsse zu ziehen. Dieses Beispiel zeigt, wie solch ein Problem analysiert wurde, um die Ursache eines FAILs bei einer PCIe Gen1 Compliance Messung zu finden. 

Referent: Hermann Ruckerbauer von Firma EKH - EyeKnowHow