Verificare l'interoperabilità tra diversi fornitori nelle tecnologie di rete scale-up ESUN e Ultra Ethernet. Esplorare la validazione dei meccanismi Link Layer Retry (LLR) e Credit-Based Flow Control (CBFC) su SerDes a 100G e 200G.

Scoprite le soluzioni di test PCIe® 7.0 di Keysight e discutete le vostre esigenze di validazione con i nostri esperti.

Osserva il traffico MRC che transita su un fabric multipath basato su SRv6 ed esamina in che modo la congestione all’interno del fabric influisce sulle prestazioni delle reti AI scalabili orizzontalmente.

Individua i colli di bottiglia utilizzando carichi di lavoro di inferenza AI realistici su larga scala, confrontandoli con uno stack di inferenza in tempo reale. Metti in correlazione le prestazioni dei carichi di lavoro con i dati di telemetria relativi a risorse di calcolo, GPU, memoria e rete in una vista unificata, per accelerare l'analisi e ottimizzare lo stack di inferenza.

Esplora la resilienza e le prestazioni dei carichi di lavoro collettivi misti su una rete "scale-across" soggetta a perdite.

Scopri la gamma di soluzioni di test Ethernet da 1,6T di Keysight, che include le nuove piattaforme SERT-1600GE e AresONE-Plus-1600GE. Scopri i test ad alta densità con otto porte Ethernet da 1,6T in un unico dispositivo 2U e la generazione di carichi di lavoro AI realistici e “stateful”, compresa l’emulazione Mix-of-Collectives (MoC).

Lunedì 12 ottobre | dalle 12:00 alle 12:20 | Piano Concourse, Sala 211

Relatore: Ram Periakaruppan, Keysight

Scopri la validazione dei sistemi lungo l'intero ciclo di vita, dalla progettazione e dalla fase pre-silicio fino alla fase post-silicio e all'implementazione. Scopri come carichi di lavoro realistici basati sull'intelligenza artificiale aiutino a individuare i colli di bottiglia nelle prestazioni e a risolvere i problemi di interoperabilità e conformità a livello di sistema.

Martedì 13 ottobre | dalle 14:05 alle 14:25 | Livello Concourse, Sala 220B

Relatori: Avi Alkobi, NVIDIA; Abhijit Lahiri, Keysight

Scopri come i gemelli digitali logici emulano le risorse di calcolo, di rete, di archiviazione, di sicurezza e i carichi di lavoro per verificare le architetture delle fabbriche basate sull'intelligenza artificiale prima della loro implementazione. Scopri come la simulazione basata sui carichi di lavoro possa fornire informazioni utili per il dimensionamento dell'infrastruttura e la preparazione all'implementazione.

Mercoledì 14 ottobre | dalle 8:40 alle 9:00 | Livello Concourse - 230A

Relatori: Manodipto Ghose, Keysight Technologies; Shenglin Zhu, Alibaba

Un framework indipendente dal fornitore per il benchmarking degli ASIC di commutazione tramite SAI in SONiC.

Mercoledì 14 ottobre | dalle 8:50 alle 9:10 | Piano Concourse, Sala 220B

Relatori: Manoj Wadekar, Meta; Venkat Pullela, Keysight

Analizzare le sfide relative alla validazione delle reti di intelligenza artificiale scalabili basate su ESUN, tra cui il trasporto senza perdita di dati, la latenza e l'interoperabilità tra diversi fornitori a velocità di 800GE e 1,6T. Esplorare approcci di benchmarking per il confronto tra diverse implementazioni ESUN.

Giovedì 15 ottobre | dalle 9:45 alle 10:00 | Piano Concourse, Sala 210AE

Relatori: Haiyang Zheng, Alibaba Cloud; Yuanwen (Daisy) Sun, Keysight

Scopri uno standard di test di scalabilità indipendente dal fornitore per fabric Ethernet AI senza perdita di dati e a bassa latenza, che include test sul comportamento LLR e CBFC per garantire prestazioni prevedibili e l’interoperabilità tra diversi fornitori.

Giovedì 15 ottobre | dalle 12:55 alle 13:15 | Piano Concourse, Sala 220B

Relatori: Matt Bergeron, Meta; Ashutosh Kumar e Cosmin-Nicolae Prunaru, Keysight Technologies

Scopri come verificare le prestazioni dei chip acceleratori per l'IA con carichi di lavoro realistici di addestramento distribuito senza ricorrere a un cluster fisico di grandi dimensioni. Scopri come l'emulazione del comportamento del cluster e la riproduzione dei modelli di comunicazione durante l'addestramento possano aiutare a identificare in anticipo i colli di bottiglia e i difetti a livello di chip.