Analyseurs logiques DDR Keysight

Les analyseurs logiques DDR de Keysight offrent des capacités modulaires de test et de débogage des protocoles mémoire haute vitesse pour la validation des systèmes DDR et LPDDR.

Comment analyser l'intégrité du signal dans les mémoires DDR ?

Le nouveau logiciel InfiniiScan permet de gagner du temps en éliminant la nécessité d'isoler les signaux de lecture-écriture pour analyser les caractéristiques des signaux dans la mémoire DDR. Découvrez comment !

Tests de conformité basés sur la simulation DDR et DDR

En raison de l'augmentation constante des débits de données, les ingénieurs chargés de la conception des mémoires disposent d'une marge de manœuvre réduite. Vous devrez vous assurer que votre implémentation est conforme aux spécifications. Dans ce webinaire, nous aborderons les tests de conformité et l'exploration de la conception avec plusieurs normes de mémoire.

Solutions de test de la technologie DDR

Les technologies à grande vitesse telles que le double débit de données (DDR) et le double débit de données à faible consommation d'énergie (LPDDR) posent des défis importants en matière de conception et de test. La technologie DDR est une technologie de puce mémoire qui a connu plusieurs générations au cours des dix dernières années. Chaque génération DDR améliore la vitesse, l'efficacité et la capacité de la mémoire. Mais au fur et à mesure que la norme permet de transférer plus de données à des taux plus élevés, les marges diminuent. Par conséquent, le travail de conception et les tests sont devenus plus difficiles. Les testeurs de taux d'erreur sur les bits (BERT), les oscilloscopes, les sondes et les logiciels de conformité associés permettent d'atténuer certaines des difficultés rencontrées lors des travaux sur la couche physique. En fonction de l'étape de conception à laquelle vous vous situez (caractérisation du dispositif, simulation, prototype, micrologiciel, logiciel), voici trois types de tests essentiels pour valider la DDR actuelle et de la prochaine génération:- conformité et caractérisation du récepteur DDR5 - test de la couche physique et de la conformité - débogage fonctionnel, analyse et conformité du protocole.

Comment construire et analyser efficacement un bus mémoire pour répondre aux spécifications DDR

Dans ce webinaire, nous aborderons l'importance des modèles de canaux mémoire avant et après la conception, leur élaboration et leur optimisation afin d'atteindre les objectifs de conception.

Présentation de la conception et des tests de la mémoire DDR

Brève présentation des solutions Keysight pour la conception et le test DDR.

Catalogue des analyseurs de protocole numérique

Découvrez la gamme complète d'analyseurs de protocoles numériques Keysight conçus pour capturer, décoder et valider les interfaces numériques à haut débit. Ce catalogue présente les analyseurs logiques portables, les analyseurs de mémoire DDR et les solutions de protocole PCIe/CXL dans plusieurs classes de performances pour la conception embarquée, la validation de mémoire et les tests de conformité des protocoles série.

Aperçu de la mémoire DDR, cycle de développement et défis

Ce document donne un aperçu de la mémoire DDR, des interfaces DDR, et décrit les techniques permettant de surmonter les problèmes courants de validation DDR afin d'améliorer la performance du signal.

Simulateur de bus DDR W2309EP/ET et simulateur de bus DDR W2317EP/ET Informatique distribuée, lot de 8

Le simulateur de bus DDR W2309EP génère rapidement des contours BER précis, des masques et des marges entre les deux, pour la spécification du bus mémoire DDR publiée par JEDEC.

La mémoire DDR est omniprésente

Découvrez pourquoi les centres de données doivent passer à la mémoire DDR5

Séparation des signaux de lecture et d'écriture pour les DDR DRAM

Keysight InfiniiScan propose une méthode de séparation innovante qui vous permet de séparer rapidement et de manière fiable les signaux de lecture et d'écriture pour les DDR DRAM. En savoir plus.

DDR et DDR2 - Débogage des défaillances intermittentes de la mémoire

Apprenez à valider et à déboguer les systèmes de mémoire à grande vitesse et à trouver la cause première des défaillances intermittentes de la mémoire dans les systèmes DDR et DDR2.

Test DDR pour la couche physique et les tests fonctionnels

Le sondage est essentiel pour accéder aux signaux et valider vos conceptions. Bien que vous puissiez normalement effectuer le sondage au niveau des vias de signal ou des points de sondage intégrés à la conception, ceux-ci ne garantissent pas toujours une bonne intégrité du signal pour la DDR.

Conception et test de mémoire DDR – Une meilleure méthode

Keysight propose des solutions complètes pour tous les domaines de la conception DDR, répondant à vos besoins en matière de couche physique électrique, de couche protocolaire et de test fonctionnel.

Débogage de l'intégrité du signal et des couches de protocole sur les conceptions DDR

Avec l'augmentation des taux de transmission des données DDR, l'intégrité et la clarté des signaux deviennent des préoccupations majeures. Apprenez à résoudre les problèmes de débogage - l'un des principaux défis de la technologie DDR.

Séparation des signaux de lecture et d'écriture pour la DRAM DDR et le contrôleur de mémoire

Découvrez comment les oscilloscopes InfiniiScan vous aident à séparer facilement les signaux de lecture et d'écriture dans la RAM DDR et le contrôleur de mémoire pour résoudre les problèmes de test.

Modification des bibliothèques DDR pour la génération de tests Silicon Nail

Découvrez comment modifier les bibliothèques DDR pour générer des tests de type « silicon nail » sur l'analyseur de balayage de limite Keysight x1149. Explorez les procédures de génération de tests de type « nail » !

Démonstration guidée du logiciel d'analyse de mémoire DDR Keysight

Découvrez l'assistant de configuration DDR de Keysight. Apprenez à régler votre analyseur logique pour le trafic mémoire DDR/LPDDR grâce à une démonstration guidée étape par étape, garantissant des mesures précises et une configuration efficace.

Identification des causes de la corruption des données DDR et des défaillances difficiles à cerner

Le logiciel de décodage de protocole vous permet de détecter et de corriger les anomalies ponctuelles et autres perturbations du signal qui seraient autrement difficiles à repérer.

Les défis liés aux tests de mémoire DDR, de la DDR3 à la DDR5

De la DDR3 à la DDR4 et à la DDR5, découvrez l'évolution de cette technologie, comment les tests ont évolué et quels équipements de test peuvent vous aider à relever ces défis.