这是我们认为您想要浏览的网页。 查看搜索结果:

 

与专家联系

配置

价格: 中国

* 价格如有变更,恕不另行通知。 显示价格为厂商建议零售价(MSRP)。

主要特性与技术指标

该瞬态卷积元件不仅包含瞬态仿真器,还包含以下用于信号完整性的功能:

  • 已获专利的卷积方法可使用 S 参数创建因果和无源时域模型。不同于其他工具,ADS 卷积可正确处理长或有耗传输线等难题。
  • 具有逐位和统计模式的通道仿真器可支持 IBIS AMI(详细信息如下)
  • 眼图探头能够进行眼图分析,包括 BER 轮廓和浴缸显示眼图模板实用程序以及自动违例检查
  • 具有自动抽头优化的均衡器支持
  • 可检测具有多个不同速率入侵者的串扰
  • 存储器总线 DDR3 标准一致性测试工具
  • 符合 IBIS I/O 工业标准(ANSI/EIA-656)的收发信机模型
  • 时域反射计工具
  • 使用是德仪器业经验证的 EZJIT Plus 算法进行抖动分解
  • 宽带 SPICE 模型生成器,支持您将测量或仿真 S 参数模型转换为集总等效或零极点模型
  • 通道仿真器

描述

几乎所有的当今消费和企业数字产品,从笔记本电脑到数据中心服务器、电信交换中心和互联网路由器,均使用芯片间数据链路。

当速度较低时,SPICE 可支持设计人员使用集总元件模型进行仿真。但是,随着芯片间数据速率提升至每秒数千兆位,高频和分布式效应(例如阻抗失配、反射、串扰、趋肤效应和介质损耗)引发的问题日益突出。

因此,信号完整性工程师便不能再局限于 SPICE。先进设计系统(ADS)瞬态卷积元件中的 SPICE 类仿真器不仅包含集总元件模型,也包含分布式瞬态线路、S 参数和电磁模型(建模高速 PCB 迹线的必要要素)。瞬态卷积元件独特的地方在于它不仅是一个高性能点工具,同时也是集成到 ADS 平台的一系列功能,可以让您在一个仿真中分别以适合的抽象等级集成系统、电路或电磁级模型。

支持多核处理器支持,加上全新的大容量稀疏矩阵求解器,可将传统瞬态仿真的速度提升 3 倍,从而提供业界最快的信号完整性电路仿真器。

Eye mask信号完整性工程师需要在设计中为数千个点确定超低误码率(BER)轮廓,确定最佳性能的收发信机、通道和接收机组合。即便使用多核和当代线性代数法,瞬态仿真仍需耗费大量时间: 百万比特需要一天以上的时间。

为了满足这一需求,是德添加了两个全新的模式来避免耗时的瞬态仿真。充分利用通道迹线、过孔、焊线、连接器等线性时不变(LTI)的特性,您将无需在每个时间步进使用瞬态求解器的粗略近似方法,从而在几秒之内确定超低比特误码率(BER)轮廓,快速、全面地探索可能的设计。

下表对比了传统瞬态和通道仿真器在逐位和统计模式下的优劣。

  瞬态(类似 SPICE)仿真器 通道仿真器,逐位模式 通道仿真器,统计模式
方法 改进的基尔霍夫电流定律节点分析(每时间步进) 步进响应逐位叠加 基于步进响应的统计计算
应用范围 线性和非线性通道有限、用户指定位码型自适应或固定均衡器抽头 LTI 通道有限、用户指定位码型自适应或固定均衡器抽头 IBIS AMI LTI 通道随机无限位码型、固定均衡器抽头 IBIS AMI(如果模型提供 GetWave 函数,可使用线性近似值)
一分钟仿真内的 BER 基准 ~10-3 ~10-6 ~10-16
典型兆位仿真时间 25 小时 12 小时 40 小时

DDR3 Compliance

该元器件包含的功能

  • 高频 SPICE 仿真器 - 非线性时域仿真器,可用于分析大型基带电路、启动瞬态、振荡器以及高速数字和开关电路。
  • 卷积仿真器- 先进的时域仿真器,可通过在时域仿真器中精确仿真频率相关元器件(分布式元器件、S 参数数据文件、传输线路等)扩展高频 SPICE 模块的功能。
  • IBIS I/O 模型 - I/O 缓冲器信息规范(IBIS)模型,可用于建模 IC 驱动器、输出以及接收机、输入的非线性特性。
  • 信号完整性验证工具套件- 分析导致千兆位通信链路设计性能降级的抖动源,可以帮助设计人员在构建硬件原型前找到并消除抖动源,避免成本高昂的重新设计。
  • 宽频带 SPICE 模型生成器 - 可帮助设计人员将测量或仿真 S 参数模型转换为集总等效或零极点模型。

支持的 IBIS 关键字表格