検索された製品ページを表示しています その他の検索結果:

 

お問い合わせ窓口

コンポーネントの最適化による高速ADC性能の向上

Keysightのデジタイザは、高速A/Dコンバータ(ADC)やフラッシュADCなどのデータ変換システムの性能を最適化する専用のASICをベースにしています。これらのチップセットは、Keysightのさまざまなモジュラ型の高速デジタイザに搭載されていて、高精度/高速/高感度アプリケーションに最適です。ASICは、GHz周波数レンジにおける高速/フラッシュADCの性能の最適化と向上を目的として設計されています。

専用コンポーネントの活用

フロントエンドADCチップセットは、高速データ収集に不可欠な機能(シグナル・コンディショニング、増幅、トリガ、インタリーブ)をASICデバイスのペアに統合しています。フロントエンド増幅器(FEA)チップは、後続の高速/フラッシュADCの最適な電圧レベルまで、シグナル・コンディショニングと増幅を行います。このFEA回路には帯域制限フィルタも含まれているので、信号雑音が低減されます。

複数のチャネルで複数のFEAによって捕捉された入力信号は、クロスポイント・スイッチ・チップにルーティングされ、最大4個のADCデバイスのインタリーブが可能です。高速ADCによる変換後に、デジタイズされた信号を捕捉メモリに保存したり、フィールド・プログラマブル・ゲート・アレイ(FPGA)で処理することができます。

クロック/メモリADCチップセットは、重要なクロック/同期信号を提供します。また、最大のスループットで、高速/フラッシュADCによってデータを捕捉し、捕捉したデータを記憶します。クロックASICは、マルチADCデータ収集システムのタイムベース・システムを構築するのに必要な機能を内蔵しています。クロック・ジェネレータとクロック分解回路により、最大4個の高速ADCをインタリーブして、最高10 Gサンプル/sの速度でサンプリングすることができます。

特別なクロック入力/出力を使用することにより、複数のクロック回路を同期させることができます。捕捉/メモリ・コントローラASICは、高速ADCにより最高2 GB/sの速度で通常作成される最大20ビットのデジタル・データを捕捉/記憶するように設計されています。また、大容量の内部スタティックRAMと高いクロック周波数を採用したデザインで、高速入力/出力信号の低電圧差動信号(LVDS)レベルに対応しています。

テスト全体の性能の向上

Keysightの高速/フラッシュADCやデジタイザ・モジュールに内蔵されているテクノロジーは、優れた性能を実現します:測定時間の短縮、テストの高速化、測定当たりのコストの削減。小型で低消費電力なので、フットプリントが小さく、アップタイムの長い(MTBFの短い)システムを実現できます。