이 페이지를 찾으시나요? 추천 검색 결과 보기:

 

전문가 상담

제품 구성

가격: 한국

* 가격은 예고 없이 변경될 수 있습니다. 본 가격은 제조사가 제안한 소매가격(MSRP)입니다(VAT별도).

주요 특징 및 사양

Transient Convolution and Channel Simulation Element는 Transient Simulator뿐만 아니라 신호 무결성을 위한 기능을 상당히 많이 포함하고 있습니다.

  • S-파라미터에서 인과적인 패시브 시간 도메인 모델을 생성하기 위한 (특허 받은) Convolution 방법 다른 툴과 달리 ADS Convolution은 길거나 손상된 전송선 등의 문제를 올바르게 처리합니다.
  • 온다이(on-die) S-파라미터(BIRD 152), 고급 지터(BIRD 123), 미드 채널 리드라이버와 리타이머(BIRD 156) 같은 사양에 대한 예비 표준 확장과 IBIS AMI에 대한 지원을 포함한 비트별 모드 및 통계 모드가 있는 채널 시뮬레이터(모든 세부사항은 아래 참조)
  • BER contour 및 bathtub 디스플레이를 포함한 eye 다이어그램 분석을 제공하는 eye 프로브 콤포넌트. 자동 마스크 위반 점검의 eye 마스크 유틸리티 포함
  • 자동 탭 최적화로 이퀄라이저 지원
  • 다양한 데이터 속도에서 다중 어그레서로 누화를 점검할 수 있는 능력
  • DDR2, DDR3 및 LPDDR2 표준에 대한 준수 DesignKit
  • IBIS I/O 산업 표준(ANSI/EIA-656)을 준수하는 송수신기 모델 통합
  • TDR(Time-Domain Reflectometry) 툴
  • 키사이트 계측기에 사용되는 입증된 EZJIT Plus 알고리즘을 이용한 지터 분해
  • 측정하거나 시뮬레이션한 S-파라미터 모델을 분산 등가 또는 극점(pole) 제로(zero) 표현으로 변환하는 광대역 SPICE 모델 발생기
  • 4포트 VNA 측정의 희생/어그레서 채널 모델을 위한 Touchstone 합성기

내용

Chip-to-Chip 데이터 링크는 랩탑 컴퓨터부터 데이터센터 서버, 통신 스위칭 센터와 인터넷 라우터에 이르기까지, 오늘날 생산되는 거의 모든 소비자 제품 및 엔터프라이즈 제품에서 찾아볼 수 있습니다.

낮은 속도에서 설계자는 SPICE를 통해 집중 소자 모델을 사용하는 시뮬레이션을 수행할 수 있습니다. 그러나 오늘날의 초당 멀티기가비트 chip-to-chip 데이터 속도에서는 임피던스 불일치, 반사, 누화, 표피 효과, 유전 손실 같은 분산 효과 및 높은 주파수가 영향을 끼칩니다.

따라서 신호 무결성 엔지니어는 SPICE를 넘어서야 합니다. ADS(Advanced Design System) Transient Convolution and Channel Simulation Element의 SPICE 같은 시뮬레이터 부분은 집중 소자 모델뿐만 아니라 고속 PCB 트레이스를 모델링하는 데 필수적인 분산 전송선, S-파라미터 및 EM 모델도 수용합니다. Transient Convolution and Channel Simulation Element는 단순한 고성능 포인트 툴이 아니라 ADS 플랫폼에 통합된 기능 세트라는 점에서 특별합니다. 적절한 수준의 추출에서 시스템 모델, 회로 모델, 또는 EM 레벨 모델을 각각 하나의 시뮬레이션에 결합시킬 수 있습니다

멀티코어 프로세서 지원과 새로운 고용량 희소 행렬 솔버는 기존의 transient 시뮬레이션을 위해 세 배의 시뮬레이션 속도 개선을 달성하여 업계에서 가장 빠른 신호 무결성 회로 시뮬레이터로 확고한 입지를 구축했습니다.

Eye mask

신호 무결성 엔지니어는 송신기, 채널, 수신기를 위한 최적의 특성 세트를 선택하기 위해 설계 공간에서 수천 개의 포인트를 위한 초저 비트 에러율(BER) contour를 확인해야 합니다. 멀티코어 및 현대적인 선형 대수에서도 transient 시뮬레이션은 여전히 엄청나게 긴 시간이 걸리는데 백만 비트를 시뮬레이션하는 데 하루 이상이 소요됩니다.

이 요구를 충족시키기 위해 키사이트는 긴 transient 시뮬레이션이 필요 없는 2개의 새로운 모드를 추가했으며 채널의 트레이스, 비아, 본드 와이어, 커넥터 등이 선형 시불변(“LTI”)이라는 사실 또한 활용합니다. 이런 점 때문에 모든 시간 스텝에서 transient 솔버 실행의 완력 접근법을 방지할 수 있습니다. 뿐만 아니라, 며칠이 아닌 몇 초 만에 초저 BER contour를 확인할 수 있기 때문에 매우 빠르고 완전한 ‘what if’ 설계 공간 탐색을 지원합니다.

아래 표는 기존 transient의 장단점을 비트별 모드와 통계 모드의 채널 시뮬레이터와 비교한 것입니다.

 

  Transient
(SPICE 같은)
시뮬레이터
채널 시뮬레이터,
비트별 모드
채널 시뮬레이터, 통계 모드
 
방법 모든 시간 스텝에 대한 Kirchoff 전류 법칙의 수정된 노드 분석 스텝 응답의 비트별 중첩 스텝 응답에 기반한 통계적 계산
적용 가능성 선형 및 비선형 채널
유한, 사용자 지정 비트 패턴
적응형 또는 고정형 이퀄라이저 탭
LTI 채널
유한, 사용자 지정 비트 패턴
적응형 또는 고정형 이퀄라이저 탭
IBIS AMI
LTI 채널
무한 비트 패턴 고정형 이퀄라이저 탭 IBIS AMI의 확률 속성(모델이 GetWave 펑션에 대한 선형 근사치를 제공하는 경우 이를 사용)
1분 시뮬레이션의 BER 플로어 ~10-3 ~10-6 ~10-16
Typical 메가비트 시뮬레이션 시간 25시간 12분 40초

DDR3 Compliance

이 Element에 포함된 기능

  • 고주파 SPICE 시뮬레이터 – 매우 큰 베이스밴드 회로, 스타트업 transient, 오실레이터, 그리고 고속 디지털 및 스위칭 회로를 분석하기 위한 비선형, 시간 도메인 시뮬레이터.
  • Convolution 시뮬레이터 – 시간 도메인 시뮬레이터에서 주파수 종속 콤포넌트(분산 소자, S-파라미터 데이터 파일, 전송선 등)를 정확하게 시뮬레이션하여 고주파 SPICE 모듈의 기능을 확장하는 고급 시간 도메인 시뮬레이터.
  • IBIS I/O 모델 – IC 드라이버, 출력 및 수신기, 입력의 비선형 동작을 모델링하기 위한 IBIS(I/O Buffer Information Specification) 모델
  • 신호 무결성 검증 툴킷 - 멀티기가비트 통신 링크 설계에서 성능 저하 지터의 소스를 분석합니다. 이 툴킷은 개발 사이클의 후반부에서 비용이 많이 드는 재설계를 제거하여 설계자가 하드웨어 프로토타이핑을 시작하기 전에 지터 원인을 찾아 해결할 수 있도록 도와줍니다.
  • 광대역 SPICE 모델 발생기 - 측정하거나 시뮬레이션한 S-파라미터 모델을 분산 등가 또는 극점(pole) 영점(zero) 표현으로 변환할 수 있는 능력을 설계자에게 제공합니다.

지원되는 IBIS 키워드 표 (Knowledge Center 로그인 필요)