検索された製品ページを表示しています その他の検索結果:

 

お問い合わせ窓口

アドバンスド・メモリ・バッファ (AMB)

販売/サポート: 販売終了製品 | サポート継続中
販売終了

代替製品については、計測お客様窓口までお問い合わせください。

概要

高速, 高確度, 簡単な試験

メモリの周波数帯域を高めて CPU 速度を増すために、新しいフル・バッファ DIMM (FBD) インタフェースは、メモリ制御 hub/CPU とアドバンスド・メモリ・バッファ (AMB) との間でギガビットおよびマルチプル・シリアル接続を使います。 FBD インタフェースは、CPU からメモリにコマンドをリレーする 10-サウス・バウンド・レーンによるポイント・ツー・ポイント・バスです。 各レーンは、第1世代で最高 4.8 Gb/s で走ります。

最高 4.8 Gb/s までの速度、これが将来 9.6 Gb/s までになるにつれ、伝送媒体の周波数帯域幅の制約から、シグナル・インテグリティが損なわれます。 そのために、レシーバのジッタ耐性を含め、レシーバとトランスミッタの並列レーンのジッタ (RJ, DJ, TJ) と並列出力タイミングを測定し評価する必要があります。

AMB

J-BERT N4903A と ParBERT 81250 はコンパティブル

Keysight ParBERT 81250 は、マルチ・レーンのポイント・ツー・ポイント・インタフェースを刺激して解析します。 データ・シーケンス・エディタは、試験のために、AMB チップの違うステートを用意することさえできます。 レシーバのジッタ耐性を試験するために、各パターン発生器の遅延制御入力は、レシーバ・レーンに入力ストレスを注入することもできます。

並列および同期トランスミッタ解析は、出力タイミング測定と RJ, DJ, TJ 測定によっておこなうことができます。 ある AMB デバイスは、COM インタフェースを介してテスト・ステートに設定することができます。 このようなデバイスは、Keysight J-BERT N4903A によって便利に試験できます。

AMB

Keysight ParBERT 81250 による便益

  • いくつかのレーン上のレシーバとトランスミッタを同時に試験することにより、迅速かつ正確に評価
  • ParBERT データ・シーケンス・エディタにより、AMB チップの異なるステートを容易に設定
  • フィクスチャ, プローブおよびオシロスコープによる完備した試験ソリューション

Keysight J-BERT N4903A による便益

以下の特長が試験を簡単にします。

  • 統合され、校正されたジッタ・ソース
  • サブレート・クロック
  • 迅速なアイ解析