検索された製品ページを表示しています その他の検索結果:

 

お問い合わせ窓口

M8061A 2:1マルチプレクサ(8タップディエンファシス内蔵、32 Gb/s)

販売/サポート: 販売終了製品 | サポート継続中
販売終了

主な特長と仕様

  • J-BERT M8020Aのデータレートを最高32Gb/sに、J-BERT N4903Bパターン・ジェネレータのデータレートを最高28.4 Gb/sに拡張
  • 最大8タップの調整可能な正/負ディエンファシス(オプション)
  • コモンモードおよび差動モードでの干渉信号の重ね合わせ機能を内蔵
  • J-BERT M8020A/N4903Bで発生するジッタに対してトランスペアレント
  • クロック/2のジッタを印加可能
  • 電気的アイドル
  • J-BERT M8020A/N4903BユーザーインタフェースからUSB経由で制御可能
     

概要

最高32.0Gb/sのシリアルインタフェースを評価する必要のある研究開発/テストエンジニアは、M8061A 2:1マルチプレクサのオプションのディエンファシスを使用すれば、J-BERT M8020A/N4903Bパターンジェネレータのレートを拡張することができます。M8061Aは、4個の校正済みディエンファシスタップ(8個にまで拡張可能)、内蔵のレベル干渉信号重ね合わせ機能、クロック/2のジッタ印加機能を備え、最も正確なレシーバの特性評価の結果を実現しています。M8061Aは、2スロットAXIeモジュールで、USB経由でJ-BERT M8020A/N4903Bの ユーザーインタフェースから制御できます。

M8061Aのアプリケーション例:

  • 100GBASE-LR4/-SR4/-ER4、32Gファイバ・チャネルなどの光トランシーバ
  • SERDES、OIF CEIなどのチップ間インタフェース
  • 100GBASE-KR4/-CR4などのバックプレーン、ケーブル
  • Thunderbolt 20G/アクティブ光ケーブル

最大8タップでのトランスミッタ・ディエンファシスのエミュレート

多くのマルチギガビット・シリアル・インタフェースがトランスミッタディエンファシスを使用して、プリント基板やトランスミッタポートとレシーバポートとの間のケーブルに起因する電気信号の劣化を補正しています。研究開発/テストエンジニアは、現実的なワーストケース条件でレシーバポートを評価しなければなりません。そのためには、トランスミッタディエンファシスを正確にエミュレートできる、マルチタップ・ディエンファシス・レベル調整機能を備えたパターンジェネレータが必要です。M8061Aは下図のように、J-BERT M8020Aと組み合わせて使用することができます。

このセットアップは、M8061AとM8020Aを使用して、トランスミッタディエンファシスを最高 32 Gb/sでエミュレートする方法を示しています。最高32Gb/sのBERとジッタトレランス測定を行うには、N4877A CDR/デマルチプレクサを使用する必要があります。

ディエンファシスを使用してテスト・セットアップとフィクスチャに起因する信号の劣化をディエンベディング

レートが20 Gb/sを超える場合は特に、テスト環境の影響を最小化することは困難です。ケーブル、テスト・フィクスチャ、アダプタなどに起因する信号劣化をディエンベディングするために、ディエンファシス手法が一般に使用されます。M8061Aは、最大8タップのディエンファシスを最高32 Gb/sで提供する唯一の測定器で、信号劣化をファイン・ステップで補正することができます。