検索された製品ページを表示しています その他の検索結果:

 

お問い合わせ窓口

Configure

価格: 日本

* 参考価格、標準納期は予告無く変更されることがあります。詳しくはお問い合わせ下さい。 価格は希望小売価格です

概要

SystemVue ESL Design SoftwareW1717 ハードウェア・デザイン・キットは、ベースとなるW1461BP SystemVue Communications Architectに追加するハードウェア・デザイン・パーソナリティーです。固定小数点シミュレーションライブラリを備え、論理合成可能な階層RTLレベルのVerilogおよびVHDLを生成できます。さらに、サードパーティー製の合成ツールを使ってSystemVueで生成したHDLを利用する際に、W1717はHWへの実装のための検証ラッパーを自動的に作成します。こうした昨日によりポリモーフィックなモデルベースのデザインフローを実現します。最後に、W1717では、特定のFPGAファミリーの高速PCIeインタフェースによるハードウェア・イン・ザ・ループ(HIL)リアルタイム協調検証が可能です。また、W1717は、M9703 マルチチャネルデジタイザへのプログラミングインタフェースを提供します。

W1717 ハードウェア・デザイン・キットで生成したVerilogおよびVHDLは、異なるデザインターゲット間で移植可能で、すぐにプロトタイプの作成やソフトウェア定義無線(SDR)の開発を開始できます。

詳細: SystemVueを使用したFPGAプロトタイプの作成

Model-Based FPGA FlowW1717 ハードウェア・デザイン・キットの利点

  • 電子計測アプリケーションの開発:M9703A/BおよびU5303A デジタイザのFPGAを直接プログラミングすることにより、広帯域測定アルゴリズムを作成できます。5Gチャネルサウンディング、ハイブリッドビームフォーミング、MIMOレシーバー、デジタルアップコンバート/ダウンコンバート、フィルタリングなどを実現できます。
  • 迅速なプロトタイプの作成: ハードウェアベンダー間で移植可能なRTLを生成できますが、Xilinx Vivado、Altera Quartus IIなどの他のシンセシスツールへの接続も引き続き可能です。
  • 上位レベルの抽象化: ターゲティングの前に、アーキテクチャレベルでもビットトゥルーなハードウェア効果をすばやく考慮できるので、優れたベースバンド/RFのパーティショニングを実現できます。
  • 生産性: 手作業で最適化した独自のHDLブロックを統合したり、Xilinx CoreGenなどのIPコアを外部ソースからインポートすることができます。
  • リアルタイム検証: PCIe経由でのXilinx Virtex 6/7ファミリー(ML-605やVC-707開発ボードなど)とのハードウェア・イン・ザ・ループ(HIL)コ・シミュレーションにより、アルゴリズムを検証/高速化することができます。
  • クロスドメインのモデル・ベース・デザイン:他のドメインからのモデル(RF EDAモデル、テスト/測定波形、シミュレーションベースの無線規格リファレンスなど)が存在しても、FPGAハードウェアのすべての抽象化レベルでアルゴリズムを検証/デバッグできます。

W1717 ハードウェア・デザイン・キットの対象者

  • システム/SDRの設計者は推測に頼らずに、高性能物理層の最適なデザイン選択とパーティショニングを行うことができます。HDL生成により、動作するハードウェアのプロトタイプを高速に作成でき、デザインの成熟と進化を迅速に実現できます。
  • HDLハードウェアデザイナーは、ハードウェアのデザインを、RFモデル、テスト機器の波形、規格に準拠したベースバンドリファレンスIPと比較して検証できます。
  • • テスト/測定システムの設計者:フェーズドアレイ/MIMOアプリケーションで、広帯域マルチチャネル信号の処理の高速化を担当する設計者。

W1717 ハードウェア・デザイン・キットの付属品

  • 固定小数点ライブラリ:45種類のビットトゥルーでサイクルアキュレートなモデルが含まれています。固定小数点データ型をサポートし、ブロックレベル/ピンレベル、固定小数点ヒストグラムを用いたシミュレーションが可能で、オーバーフロー/アンダーフローの解析結果は「赤いx」で表示されます。
  • カスタムライブラリの統合:手作業で作成したHDLと外部IPコア(Xilinx CoreGenなど)を統合できます。
  • HDLコードの作成:デザイン階層、システムレベルのテスト・ベンチ・ラッパー、テストベクター、クロックレディー/イネーブル信号のインテリジェントな作成を含む、RTLレベルのVHDL/Verilogを生成できます。
  • 多目的モデルのインスタンス化:Aldec Riviera-PRO、Mentor Questasimなど、インストール済みのHDLシミュレータに追加すれば、モデルベースのスクリプト作成とコ・シミュレーションを容易に実行でき、検証に最適です。
  • シンセシスツールの直接統合:SystemVue GUIから、Xilinx VivadoやAltera Quartus IIなどのシンセシスツールを直接統合できます。
  • ハードウェア・イン・ザ・ループ・コ・シミュレーション:ML-605やVC-707などの開発ボードを使用して、Virtex 6/7のデータをPCIe経由でSystemVueにリアルタイムで取り込んだり、測定器のデータをKeysight M9703A/B デジタイザでテストすることができます。

W1717 Fixed-Point Library

図1. W1717 固定小数点ライブラリには、ターゲットに対して中立なHDLコードをすぐに作成できるように、45種類を超える信号処理ブロックがあります。また、ベースバンドの設計者がビットトゥルーで有限の精度による影響を確認する上で役立つ、アンダーフロー/オーバーフロー診断機能も備えています。

M9703FDK Gaskets

図2. W1717 ハードウェア・デザイン・キットは、Keysight M9703A/Bに内蔵されているXilinx FPGA用の論理モデル/制御モデルを提供します。このため、テスト/測定システムの設計者は、測定アルゴリズムをM9703A/Bに実装して、リアルタイム検証ハードウエアとして提供することができます
 

The W1717 Hardware Design Kit enables a path to FPGA hardware realization

図3. W1717 ハードウェア・デザイン・キットを使用すれば、FPGAハードウェアを実装できます。また、各抽象化レベルのモデルポリフォーリズムを維持できるので、システムレベルからのモデルベースの検証が可能です。

構成

W1717 ハードウェア・デザイン・キットには、HDLコードの作成に必要な固定小数点ライブラリが含まれています。W1717は、任意のSystemVue環境に追加できます。

W1717 ハードウェア・デザイン・キットは次のバンドルに含まれています。

SystemVueのすべての構成を見るには、SystemVueの製品構造とオプションのまとめを参照してください。