検索された製品ページを表示しています その他の検索結果:

 

お問い合わせ窓口

構成例  

構成例

W1462BP SystemVue FPGA Architect Perpetual bundle license

  • R-35B-001-A Node-locked license
  • R-36B-001-L 12 months upgrades and support - node-locked

Configure

価格: 日本

* 参考価格、標準納期は予告無く変更されることがあります。詳しくはお問い合わせ下さい。 価格は希望小売価格です

概要

Model-Based FPGA Design FlowW1462 SystemVue FPGA Architectは、通信物理層(PHY)システムのデザイン時間と検証の手間を大幅に削減します。W1461 SystemVueコア環境にW1717 ハードウェア・デザイン・キットを追加したW1462バンドルでは、FPGAハードウェア・デザイン・パスを使用して、迅速なプロトタイプ作成が可能です。W1462には、固定小数点のシミュレーションモデル、VHDL/Verilogコード作成機能、
Hardware-in-the-loop検証が可能です。(右図) ハードウェアの影響を考慮して、迅速にシステムレベルで検証が可能な為、これまでよりアルゴリズムの作成時間を短縮できます。

SystemVueコア環境は、使いやすいスクリプト化可能なインタフェース、各種関数、C++モデリングインフラ、デジタル・フィルター・ツール、データフローエンジン及びコ・シミュレーション・インタフェース、テスト機器へのリンクも提供します。FPGAデザインフローやベースバンド・アルゴリズム・リファレンス・ライブラリを追加することにより、無線通信および航空宇宙/防衛分野のシステム設計者は、クロスドメインのモデルベース・デザインフローを実現できます。

SystemVue FPGA Architectの利点

  • 物理層のシステムアーキテクチャー検討の労力を大幅に削減
  • Hardware-in-the-loop検証により実環境を考慮したデザインが可能 
  • C++やVHDLなどに対応したモデリングインタフェースにより、既存のデザインフローに接続可能
     

SystemVue FPGA Architectの対象

  • システム設計者は、推測に頼らずに、物理層の最適なデザインの検討とパーティショニングを行うことができます。HDL生成機能により、ハードウェアのプロトタイプを迅速に作成し、デザインの熟成や革新を実現できます。
  • HDLハードウェア設計者は、ハードウェア・デザイン・キットにより提供されるブロックに加えて、自前のHDL IPブロックを組み込むことができます。これにより、コードをすばやく作成できるとともに、ブロック、スクリプトのどちらでも利用できます。この時、ユーザーインタフェースや検証手法などSystemVueプラットフォームの利点をすべて活用できます。さらに、SystemVueは物理層IPの開発プラットフォームとして使用することも可能です。
  • テスト/測定システムの担当者は、FPGAや信号処理アルゴリズム(デジタルダウンコンバータ、ビームステアリング他)の検証を自動化できます

 

FXP

M9703A高速デジタイザ用のオープンなFPGA開発環境

  • モデルベースデザインと測定器の統合開発環境は、SystemVueとM9703A高速デジタイザを使用します。(SystemVue 2016.08では、M9703BとU5303Aもサポートされています。ML-605/VC-707 Xilinx開発ボードでは、Hardware-in-the-loopコ・シミュレーションもサポートされています。)
  • M9703Aデジタイザの4つの内蔵FPGAは、SystemVueでカスタマイズ可能。
  • 内蔵FPGAをSystemVueにより自動コンフィグレーション
  • M9703内蔵FPGAを利用したDesign-to-Test Flowのデモビデオ をご覧ください。

構成

下の各項目をクリックすると、W1462 SystemVue FPGA Architectの詳細な特長が表示されます。

SystemVue FPGA Architectの内容

SystemVueのすべての構成を見るには、SystemVueの製品構造とオプションのまとめを参照してください。