Keysight E4829Bパラレル・セル/トラヒック・ジェネレータ/アナライザ・システムは、ATMチップ、ASIC、ハブ、スイッチ、クロスコネクタまでの今日のセル・ベース通信機器用の総合的な検証/デバッグ・ツールです。8/16ビット幅のUTOPIAレベル1/2または類似の特性を持つパラレル・インタフェースに接続することにより、システムとして、チップ、ASIC、およびサブ・モジュールの設計の検証を行ない、ボード/システムのデバッグおよび問題の根本的な原因究明が迅速に行えます。
リアルタイムで生成したシングル・データ・セグメントおよびメモリ・ベースのデータ・セグメントからセルを作成するため、標準のATMセルだけでなく、ルーチン・タグ付きのATMセルも処理できます。独立した4つのトラヒック・ジェネレータは、単一/周期的/任意のセル・バーストをサポートしています。セル・トリガ機能を使ってユーザは特定のセル、セル・パターン、CRC-10、およびHECエラーをイベントとして、リアルタイム検出できます。また、シングル・イベントまたはマルチ・イベントを組み合わせて、セルの収集、イベントのカウント、統計測定用のタイム・スタンプ解析のようなリアルタイム処理も可能です。
- 柔軟なセル構造と16 - 128ワードのセル長サイズ
- 標準ATMセル構造へ追加のルーティング・タグでセルのスティミュラス/解析によるATMスイッチ構造の検証
- 柔軟なトラヒック・シェーピング
- ATM構造のポリシー機能を検証
- 限界条件でのデバイス・ストレス試験
- リアルタイムHEC、CRC-10、タイム・スタンプの生成と解析
- セル・エラー・レシオ、セル伝送遅延、セル伝送変動、セル損失、ヘッダ変換を測定
- 8/16ビット カスタムまたはUTOPIAレベル1/2インタフェースに接続