Bestimmung der DDR5-gesteuerten Leiterbahnimpedanz

Angebot
App zum Scannen der elektrischen Leistung
+ App zum Scannen der elektrischen Leistung
App zum Scannen der elektrischen Leistung
+ App zum Scannen der elektrischen Leistung

Anpassung der speichergesteuerten Impedanz aus ODB++-Dateien

Um Signalreflexionen in Double Data Rate 5 (DDR5)-Designs zu vermeiden, muss die Impedanz der Speicherschnittstelle an die Impedanz des Treibers angepasst werden. Die DDR5-Spezifikation bietet keine expliziten Impedanzempfehlungen, und die vom Hersteller vorgeschlagenen Bereiche erfordern eine analytische Validierung, um die Einhaltung der Standardspezifikationen sicherzustellen. Eine falsch definierte Impedanz kann zu Problemen mit der Signalintegrität führen, die die Gesamtleistung des Systems beeinträchtigen.

Um Reflexionen zu eliminieren, bewerten die Entwickler physikalische Parameter (Leiterbahnbreite, dielektrische Dicke und Kupfergewicht), um die gewünschte kontrollierte Impedanz zu erreichen. Designer können ODB++-Dateien und Simulationssoftware verwenden, um die Leistung von Designs elektrisch zu scannen und Impedanzberichte und Augendiagramme für die Betriebsdatenrate zu erstellen. Die Simulation ermöglicht es den Entwicklern, verschiedene Iterationen effizient zu bewerten, um die kontrollierte Impedanz anzupassen.

Lösung zur Überprüfung der elektrischen Impedanzleistung

Lösung zur Überprüfung der elektrischen Impedanzleistung

Die Bestimmung der richtigen Impedanz für DDR5-Leiterbahnen erfordert ordnungsgemäß entworfene Leiterbahnen mit passender Impedanz. Die Keysight Impedance Electrical Performance Scan-Lösung (EP-Scan) generiert automatische Berichte für Leiterbahnimpedanz, Versatz und Verzögerungen, Impedanzkarten und Augendiagramme für verschiedene Datenraten. Sie ermöglicht Entwicklern und Hardware-Ingenieuren die Durchführung schneller Simulationen und automatisierter Impedanzanalysen unter Verwendung von Layout-Geometriedateien, ohne dass fortgeschrittene Kenntnisse der Signalintegrität erforderlich sind.
Angebot

Siehe Demo des Impedanz EP-Scan

Entdecken Sie die Produkte in unserer Impedanz-EP-Scan-Lösung

Verwandte Anwendungsfälle

Analyse der Signalintegrität anhand der Layout-Geometrie

Analyse der Signalintegrität anhand der Layout-Geometrie

Um Spitzenleistungen bei Hochgeschwindigkeits-Leiterplatten (PCB) zu erzielen, muss die Einhaltung der Signalintegrität (SI) bei allen elektrischen Leiterbahnen überprüft werden. Erfahren Sie, wie Sie die Layout-Geometrie nutzen können, um SI-Metriken zu generieren, um Probleme früher zu erkennen und die Verifizierungsrunden mit SI-Spezialisten zu reduzieren.

Mehr erfahren Keysight-Pfeil

Bestimmung der DDR5-gesteuerten Leiterbahnimpedanz

Bestimmung der DDR5-gesteuerten Leiterbahnimpedanz

Die Behandlung von Signalreflexionen in DDR5-Designs erfordert ordnungsgemäß entworfene Leiterbahnen mit kontrollierter Impedanz. Erfahren Sie, wie Sie mithilfe von ODB++-Dateien Impedanzberichte und Augendiagramme für verschiedene Datenraten erstellen und die Steuerimpedanz so anpassen können, dass sie den Spezifikationen entspricht.

Mehr erfahren Keysight-Pfeil

Testen von LED auf PCBAs

Testen von LED auf PCBAs

Das Testen von mit LEDs bestückten Leiterplatten während der In-Circuit-Testphase erfordert die Integration eines LED-Analysators in den Tester. Erfahren Sie, wie man LED-Tests auf einem In-Circuit-Tester mit einem automatisierten System und einer Analyse durchführt.

Mehr erfahren Keysight-Pfeil

Kontakt Logo

Nehmen Sie Kontakt mit einem unserer Experten auf

Benötigen Sie Hilfe bei der Suche nach der richtigen Lösung für Sie?

Kontakt