WEBVTT

NOTE This file was exported by MacCaption version 7.0.13 to comply with the WebVTT specification dated March 27, 2017.

00:00:00.033 --> 00:00:02.870
こんにちは。私はキーサイト・テクノロジーのKirkです。

00:00:02.870 --> 00:00:07.507
このコースはDDR4の開始およびDDR5の準備に役に立ちます。

00:00:07.507 --> 00:00:11.578
私たちはパフォーマンスを高め
帯域幅を拡張することに対する

00:00:11.578 --> 00:00:14.648
顧客の要求を満たすためにテクノロジーが
絶えず変化する世界に生きています。

00:00:14.648 --> 00:00:18.385
DDRメモリのようなテクノロジーは
製品がこのような要求を満たすことを

00:00:18.385 --> 00:00:21.555
可能にするために
常に改良されています。

00:00:21.555 --> 00:00:27.060
DDR4はDDR3と比較して
より高いパフォーマンス

00:00:27.060 --> 00:00:32.032
より低い消費電力、向上したデータ信頼性
およびより高いDIN容量を提供します。

00:00:32.032 --> 00:00:34.501
ここでの改善は
小さなものではありません。

00:00:34.501 --> 00:00:37.804
DDR4のパフォーマンスは
最大50%拡大しました。

00:00:37.804 --> 00:00:42.109
同時に消費電力は
最大40%減りました。

00:00:42.109 --> 00:00:44.111
しかし、これだけではありません。

00:00:44.111 --> 00:00:49.883
またDDR4は、データ信頼性の改善、
シグナルインテグリティーの強化

00:00:49.883 --> 00:00:54.421
その他の機能により、DDR4メモリを
最大限に活用することを可能にします。

00:00:54.421 --> 00:01:00.093
またDDR5メモリには重要なパフォーマンス
および消費電力の改善が追加されています。

00:01:00.093 --> 00:01:03.597
もちろん、これには新しい
デザイン上の問題が伴いました。

00:01:03.597 --> 00:01:07.401
DDR5の帯域幅はDDR4の
2倍になりましたが

00:01:07.401 --> 00:01:12.072
動作電圧の削減により
総合的な消費電力が減りました。

00:01:12.072 --> 00:01:18.478
ノイズイミュニティーおよびシグナルインテグリティーは
DDR5のデザインにおいてさらに重要になります。

00:01:18.478 --> 00:01:21.715
このコースの講演者はキーサイトの
専門家であるPerry Kellerです。

00:01:21.715 --> 00:01:26.553
PerryはDDRメモリ基準を作成および
発表するJEDEC委員会メンバーです。

00:01:26.553 --> 00:01:29.923
彼はメモリ技術開発に
最初から関与しており

00:01:29.923 --> 00:01:33.327
何十年にもわたる
経験に基づく素晴らしい

00:01:33.327 --> 00:01:36.363
洞察を提供します。

00:01:36.363 --> 00:01:42.002
次のレッスンをクリックしてDDR4および
DDR5について学んでください。