お問い合わせ窓口

フェーズ・ロック・ループ(PLL)

広範囲のデザイン/シミュレーション・ツールを使って、フェーズ・ロック・ループ(PLL)や周波数シンセサイザのデザイン、シンセシス、シミュレーションを実行できます。重要な性能目標と製造での信頼性が実現されます。Advanced Design System(ADS)、GoldenGate RFICシミュレータ、GenesysなどのKeysightのEDAソフトウェア製品を使って、セトリング時間や位相雑音などの重要な特性を評価し、最適化することにより、優れた性能を実現できます。

デザインが完成したら、Keysightのオシロスコープやスペクトラム・アナライザなどの測定機器を使って、プロトタイプを測定/検証できます。

E5052B SSAシグナル・ソース・アナライザは、PLL/VCOのデザイン/製造に適した高速で正確な測定を提供し、より短いリード・タイムでの高品質で収益性の高い製品の製造に貢献します。位相雑音、AM雑音、ロック時間、VCOチューニング性能、高調波、DC電源雑音を、このワンボックス・ソリューションで評価することができます。

絞込み

コンテンツのタイプ

製品カテゴリ

1-14 / 14

並べ替え
Oscilloscope Measurements Webcast Series 
Live and on-demand broadcasts that will teach you how to make precise measurements with its Infiniium line of real-time and sampling oscilloscopes.

ウェブセミナ

 
【 無料 】イベント・カレンダー 
キーサイトのイベント、セミナ予定一覧

セミナー

 
Genesys Webキャスト - 「デザイン方法」シリーズ 
2009年のオリジナルのWebキャスト、6種類のWebEx録画へのアクセス

ウェブセミナ(録画)

 
A Practical Approach to Verifying RFICs with Fast Mismatch Analysis 
Originally broadcast October 28, 2010

ウェブセミナ(録画)

 
Successful Modulation Analysis in 3 Steps Webcast 
Original broadcast January 22, 2014

ウェブセミナ(録画)

 
PCI Express 3.0 Compliance - Successfully Navigating the Standard Webcast 
Original broadcast May 7, 2013

ウェブセミナ(録画)

 
Presentation on Simulating Phase Locked Loops using ADS 
This Presentation details PLL simulation using ADS, Envelope simulation, PLL component behavioral modeling, Phase noise, Spurs, Fractional N-simulation and Divide ratio using sigma delta modulator.

セミナのプレゼンテーション 2010-08-19

PDF PDF 1 MB
Keysight EEsof EDA Customer Education and Services 
Brief overview of Keysight EEsof EDA Customer Education and Services.

トレーニング資料 2010-08-11

 
SSA presentation material – customer viewable slides with speaker notes 

セミナのプレゼンテーション 2008-10-10

PDF PDF 1.01 MB
Characterizing phase-locked-loop signal transition behaviors such as microphonic/phase-hits 

セミナのプレゼンテーション 2008-10-10

PDF PDF 1.26 MB
Presentation on Trends in Signal Integrity Tests 
A joint Presentation presented by Michael Reser and Rainer Plitschka (Agilent Technologies) on parametric tests for high-speed serial technologies focusing on latest trends in Signal Integrity tests.

トレーニング資料 2006-09-01

PDF PDF 2.13 MB
Making Early Design Tradeoffs using Advanced Measurement Based Behavioral Models 
This Presentation (Connecting Design and Test Seminar, paper #2) decribes early design tradeoffs using advanced measurement based behavioral models in detail.

セミナのプレゼンテーション 2003-05-29

PDF PDF 2.22 MB
Understanding Jitter and Wander Measurements and Standards, Second Edition 

トレーニング資料 2003-02-01

PDF PDF 6.18 MB
Presentation on ADS for Wireline and High Speed Analog Design 
A detailed Presentation (presented on 21 May 2002) on using Advanced Design System for Wireline and High Speed Analog Design.

セミナのプレゼンテーション 2002-05-21

PDF PDF 4.75 MB