전문가 상담

고속 디지털

본 페이지는 자바스크립트가 허용된 브라우저와 어도비 플래쉬 플레이어가 있어야 정상적으로 보실 수 있습니다.

플래쉬 다운로드 

기가비트 디지털 설계의 어려움 극복

디지털 신호가 기가비트 속도에 이르면 예상치 못한 문제들이 생기기 마련입니다. 프로젝트를 다시 정상 궤도로 올려놓기 위해 우선 최상의 툴이 필요합니다. 또한, 신호 무결성을 위해 프로젝트의 모든 단계에서 평가가 필요합니다. 키사이트 고속 디지털 솔루션 세트는 측정 및 시뮬레이션을 위한 필수 툴로 구성되어 기가비트 디지털 설계의 어려움을 해결해드립니다. 키사이트 툴은 시간 및 주파수 도메인에 대한 가시성을 높여 근본적 문제를 드려내고 인증 설계를 보장합니다. 키사이트와 함께 한다면 정확성, 최적화 및 적시 프로젝트 완료를 현실화하는 힘이 생깁니다.

전체 설계 주기 탐색

이 웹사이트에서 설계 주기의 4개 단계 및 신호 무결성 분석의 중요 및 필수 분야 내에서 솔루션을 찾으십시오.

유튜브 동영상 보기 

1-25 / 82

정렬방식:
Successful High-Speed Digital Design for PC board using ADS 
A hands-on workshop on how to solve increasingly difficult signal integrity and power integrity challenges using Advanced Design System.

세미나 프리젠테이션 2014-02-27

 
Solving New High-Speed Design Challenges with ADS 2013.06 
In this seminar, leading Agilent EEsof R&D Designers provide a first-hand look at the new HSD features for the world class ADS transient and channel convolution simulators.

세미나 프리젠테이션 2013-07-10

 
Introduction to EMI/EMC Challenges and Their Solution 
Agilent EEsof EDA presentation on how to, "Overcome High Speed Digital Design Challenges".

세미나 프리젠테이션 2012-02-16

PDF PDF 3.46 MB
Overcome PI Challenges on Perforated Power/Groung Planes 
This presentation explains a different approach that's applicable to PI analysis on cost reduced consumer boards whose power/ground planes are perforated with signal traces.

세미나 프리젠테이션 2012-01-19

PDF PDF 2.30 MB
Overcome Signal Integrity Challenges in the multigigabit(s) Era 
When digital signals reach gigabit/s speeds, the unpredictable becomes the norm. The process of getting your project back on track starts with the best tools for the job.

세미나 프리젠테이션 2011-12-15

PDF PDF 781 KB
Design and Test Challenges in Next Generation High-Speed Serial Standards 
Attend this FREE education workshop at DesignCon 2012, brought to you by Agilent Technologies, Official Host Sponsor of the conference.

교육 자료 2011-11-29

 
Overcoming Return-Path-Discontinuity in DDR3 and GDDR5 Memory-Controller Packages 
A day in the life of a Memory Architect.

세미나 프리젠테이션 2011-10-24

PDF PDF 1.86 MB
Successful High Speed Digital Design with ADS, EMPro, and SystemVue 
The materials in this self-guided workshop will show you the latest high speed digital capabilites in ADS 2011.

세미나 프리젠테이션 2011-09-29

 
Signal Integrity Design Using Channel Simulation and EM Co-design 
The materials in this self-guided workshop will show you the “what if” design space exploration workflow that our new statistical eye diagram channel simulator enables

세미나 프리젠테이션 2010-04-21

 
Tips to Debugging DDR 1, 2 and 3 Physical and Protocol Layer Issues webcast 

교육 자료 2009-01-06

 
ADMF: Facing the challenges of Super speed USB 3.0 Product Development  
Agilent Digital Measurement Forum (ADMF): Facing the challenges of Super speed USB Product Development

세미나 프리젠테이션 2008-11-12

PDF PDF 1.78 MB
Hacking the Backplane:Complete Differential Channel Characterization & Analysis from 4-port Meas. 

세미나 프리젠테이션 2008-11-09

 
How to Solve DDR Signal Integrity Validation Challenges 
How to Solve DDR Signal Integrity Validation Challenges

교육 자료 2008-02-13

 
Why Do Measurement-based Channel Modeling? 
Adobe .pdf of the paper presented at the High-Speed Digital Seminar, Ensuring MultiGigabit Design Success

세미나 프리젠테이션 2008-01-20

PDF PDF 3.62 MB
Minimizing Crosstalk in Hi-Speed Interconnects using Measurement-based Modeling 
This Presentation presented by Mike Resso (Agilent Technologies) focuses on minimizing crosstalk in high speed interconnects using measurement-based modeling.

세미나 프리젠테이션 2006-09-01

PDF PDF 1.50 MB
Testing Receiver Jitter Tolerance eSeminar FAQs 
Testing Receiver Jitter Tolerance eSeminar FAQs

세미나 프리젠테이션 2006-06-14

PDF PDF 50 KB
Jitter Measurements for High-Speed Digital 
Jitter Measurements for High-Speed Digital Transmission

세미나 프리젠테이션 2006-06-14

PDF PDF 44 KB
TDR vs. VNA Interconnect Characterization eSeminar FAQs 
FAQs from the eSeminar

세미나 프리젠테이션 2006-05-11

PDF PDF 18 KB
Jitter in Digital Circuits eSeminar FAQs 
FAQs from the eSeminar

세미나 프리젠테이션 2006-05-11

PDF PDF 34 KB
Analyzing Digital Jitter and its Component eSeminar FAQs 
FAQs from the eSeminar

세미나 프리젠테이션 2006-05-11

PDF PDF 35 KB
Solving Real World Jitter Problems for High-Speed Communications eSeminar FAQs 
FAQs from the eSeminar

세미나 프리젠테이션 2006-05-11

PDF PDF 53 KB
Characterization and Modeling of a High Speed Backplane Differential Channels eSeminar FAQs 
FAQs from the eSeminar

세미나 프리젠테이션 2006-05-11

PDF PDF 80 KB
Jitter Analysis: What Works, What Doesn't & Why eSeminar FAQs 
FAQs from the eSeminar

세미나 프리젠테이션 2006-05-11

PDF PDF 63 KB
Jitter Measurements with a High-Speed Scope eSeminar FAQs 
FAQs from the eSeminar

세미나 프리젠테이션 2006-05-11

PDF PDF 117 KB
Signal Integrity eSeminar Series Q&A: Being Successful with Fully Buffered DIMM (FBD) Designs 
The following Questions and Answers were created from the live eSeminar broadcast of January 25, 2005. You can view the archived eSeminar by going to

세미나 프리젠테이션 2005-01-25

PDF PDF 60 KB

1 2 3 4 다음