お問い合わせ窓口

フェーズ・ロック・ループ(PLL)

広範囲のデザイン/シミュレーション・ツールを使って、フェーズ・ロック・ループ(PLL)や周波数シンセサイザのデザイン、シンセシス、シミュレーションを実行できます。重要な性能目標と製造での信頼性が実現されます。Advanced Design System(ADS)、GoldenGate RFICシミュレータ、GenesysなどのKeysightのEDAソフトウェア製品を使って、セトリング時間や位相雑音などの重要な特性を評価し、最適化することにより、優れた性能を実現できます。

デザインが完成したら、Keysightのオシロスコープやスペクトラム・アナライザなどの測定機器を使って、プロトタイプを測定/検証できます。

E5052B SSAシグナル・ソース・アナライザは、PLL/VCOのデザイン/製造に適した高速で正確な測定を提供し、より短いリード・タイムでの高品質で収益性の高い製品の製造に貢献します。位相雑音、AM雑音、ロック時間、VCOチューニング性能、高調波、DC電源雑音を、このワンボックス・ソリューションで評価することができます。

1-5 / 5

並べ替え
Characterizing phase-locked-loop signal transition behaviors such as microphonic/phase-hits 

セミナのプレゼンテーション 2008-10-10

PDF PDF 1.26 MB
Making Early Design Tradeoffs using Advanced Measurement Based Behavioral Models 
This Presentation (Connecting Design and Test Seminar, paper #2) decribes early design tradeoffs using advanced measurement based behavioral models in detail.

セミナのプレゼンテーション 2003-05-29

PDF PDF 2.22 MB
Presentation on ADS for Wireline and High Speed Analog Design 
A detailed Presentation (presented on 21 May 2002) on using Advanced Design System for Wireline and High Speed Analog Design.

セミナのプレゼンテーション 2002-05-21

PDF PDF 4.75 MB
Presentation on Simulating Phase Locked Loops using ADS 
This Presentation details PLL simulation using ADS, Envelope simulation, PLL component behavioral modeling, Phase noise, Spurs, Fractional N-simulation and Divide ratio using sigma delta modulator.

セミナのプレゼンテーション 2010-08-19

PDF PDF 1 MB
SSA presentation material – customer viewable slides with speaker notes 

セミナのプレゼンテーション 2008-10-10

PDF PDF 1.01 MB