お問い合わせ窓口

フェーズ・ロック・ループ(PLL)

広範囲のデザイン/シミュレーション・ツールを使って、フェーズ・ロック・ループ(PLL)や周波数シンセサイザのデザイン、シンセシス、シミュレーションを実行できます。重要な性能目標と製造での信頼性が実現されます。Advanced Design System(ADS)、GoldenGate RFICシミュレータ、GenesysなどのKeysightのEDAソフトウェア製品を使って、セトリング時間や位相雑音などの重要な特性を評価し、最適化することにより、優れた性能を実現できます。

デザインが完成したら、Keysightのオシロスコープやスペクトラム・アナライザなどの測定機器を使って、プロトタイプを測定/検証できます。

E5052B SSAシグナル・ソース・アナライザは、PLL/VCOのデザイン/製造に適した高速で正確な測定を提供し、より短いリード・タイムでの高品質で収益性の高い製品の製造に貢献します。位相雑音、AM雑音、ロック時間、VCOチューニング性能、高調波、DC電源雑音を、このワンボックス・ソリューションで評価することができます。

1 / 1

並べ替え
【 無料 】イベント・カレンダー 
キーサイトのイベント、セミナ予定一覧

セミナー